SU1522203A1 - Микропрограммное устройство управлени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике. Цель изобретени  - расширение области применени  устройства путем обеспечени  возможности работы в реальном масштабе времени при многоуровневых прерывани х. Устройство содержит коммутатор 1 адреса, счетчик 2 адреса, блок 3 пам ти микропрограмм, блок 4 дешифраторов микрокоманд, регистр 6 адреса, коммутатор 7 условий, первый кольцевой сдвиговый регистр 8, второй кольцевой сдвиговый регистр 9, первый 10 и второй 11 элементы И, стековую пам ть 12, группу 13 RS - триггеров аппаратных прерываний, блок 14 отладки программы, первый элемент ИЛИ 15, RS - триггер 16 прохождени  пребывани , RS - триггер 17 прерывани , D - триггер 18 прерывани , RS - триггер 19 конца прерывани , RS - триггер 20 начальной установки, D - триггер 21 запрета, со второго по дес тый элементы ИЛИ 22-30, с третьего по дев тый элементы И 31-37 элемент НЕ 38. Возможность работы в реальном масштабе времени обеспечиваетс  запоминанием сигналов запроса на внешнее прерывание, проверкой сигнала запрета прерывани , многократным запоминанием текущего адреса основной микропрограммы, в котором происход т прерывани , формированием аппаратными средствами микрокоманды безусловного перехода в начальный адрес микропрограммы внешнего прерывани  или программными средствами - в адрес произвольной микроподпрограммы прерывани  и формированием после ее выполнени  микрокоманды безусловного перехода в адрес, на котором прервалось выполнение основной микропрограммы. 1 з.п. ф-лы, 5 ил.

Description

(Л

ел

ND

Ю

ю

(pus.1

ИЖ 15, RS-триггер 16 прохождени  прерывани , RS-триггер 17 прерывани  , RS-триггер 1 8 прерывани , RS-триггер 19 конца прерывани , RS-триггер 20 начальной установки, RS-Tpnrrep 21 запрета, со второго по дес тый элег- менты ИЛИ 22-30, с третьего по дев тый элементы И 31-37, элемент ЙЕ 38, Возможность работы в реальном масшта- бе времени обеспечиваетс  запоминанием сигналов запроса на внешнее прерывание проверкой сигнала запрета. прерывани , многократным запоминанием

текущего адреса основной микропрограммы , в котором-происход т прерывани , формированием аппаратными средствами микрокоманды безусловного перехода в начальный адрес микропрограммы внешнего прерывани  или программными средствами - в адрес произ- вопьной микроподпрограммы прерывани  и формированием после ее выполнени  микрокоманды безусловного перехода в адрес, на котором прервалось выполнение основной микропрограммы. 1 3.п.ф-лы, 5 ил.

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в специализированных процессорах.

Цель изобретени  - расширение области применени  устройства путем обеспечени  возможности работы в реальном масштабе времени при многоуровневых прерывани х.

На фиг,1 приведена функциональна  схема устройства; на фиг.2 - функциональна  схема блока отладки; на фиг.З - временные диаграммы работы,$ на фиг,4 и 5 - схема алгоритмов м к- ропрограммы.

Устройство (фиг,1) содержит коммутатор 1 адреса, счетчик 2 адреса, блок 3 пам ти микропрограмм, блок 4 дешифраторов микрокоманд , регистр 5 микрокоманд, регистр 6 адреса, коммутатор 7 условий, первый кольцевой сдвиговый регистр 8, второй кольцевой сдвиговый регистр 9, первый и второй элементы И 10, И,.сдвигова  пам ть 12, группа RS-триггеров 13 аппаратных прерываний, блок 14 отладки программы, первый элемент ИЛИ 15, RS-триггер 16 прохождени  прерывани  RS-триггер 17 прерывани , D-триггер 18 прерывани , RS-триггер 19 конца прерывани , RS-триггер 20 начальной установки, D-триггЕф 21 запрета, со второго по дес тый элементы ИЛИ 22- 30, с третьего по дев тый элементы И 31-37, элемент НЕ 38.

Блок 14 отладки программы (фиг.2) содержит схему сравнени  39, RS-триггер 40 начала программы, RS-триггер 41 конца программы, RS-триггер 42 ос- танова, счетчик 43 циклов, счетный .

триггер 44, с первого- по седьмой

элементы И 45-51, с первого по тре- , тий элементы ИШ1 52-54, элемент НЕ 55, о Времен1ые диаграммг работы устройства представлепь па фкг.З, где обозначены импульсы 56-61 фаз Ф1-Ф6 с 1-6 выходов первого кольцевого сдвигового регистра 8 соответственно, импульсы 62-64 тактов Т1-ТЗ с 1-3 выходов второго кольцезого сдвигового регистРа 9..

Схема алгоритма программного перехода из основной микропрогра1-1мы к стандартной микропрограмме (фиг,4) содержит блок 65 основной микропрограммы; операторы 66, 67 алгоритма программного перехода; продолжение основной микропрограммы 68; операторы 69-75 стандартных микропрограмм.

Схема алгоритма обслуживани  внешнего прерывани  (фиг,5) содержит операторы 76-90 алгоритма.

Устройство работает следующим образом .

При работе устройства в рабочем режиме при поступлении импульсного положительного сигнала С входа начальной установки устройства этот сигнал поступает через элемент 27 ИЛИ на входы начальной установки вьгх сдвиговых регистров 8 и 9, устанавлива  в регистре 8 два разр да, а в регистре 9 один из разр дов в единичное состо ние, остальные - в нулевое , на S-вход RS-триггера 20 началь- ной установки, через элемент 22. ИШi на R-вход D-триггера 18 и через элемент 26 14 ИЛИ на R-входы RS-триггеров 16 и 19, устанавлива  триггеры в нулевое состо ние.

После сигнала начальной установки единичный сигнал передвигаетс  в кольцевом сдвиговом регистре 9 под воздействием импульсов, поступающих с с синхровхода устройства. При этом на шести выходах регистра 8 формируетс  гребенка импульсов, сдвинутых друг относительно друга и образующих соответственно шесть рабочих фаз 56- ю 61 (Ф1-Ф6) в пределах одного интервала повторени ,  вл ющегос  микротактом работы устройства. Единичный сигнал в кольцевом сдвиговом регистре 9 передвигаетс  под воздействием им- 15 пульсов первой фазы, поступающих с кольцевого сдвигового регистра 8, при этом фор.мируетс  гребенка сдвинутых импульсов, образующих 3 рабочих такта 62-64 в пределах одного интервала 20 повторени . По сигналу шестой фазы с кольцевого сдвигового регистра 8 на RS-триггер 20 заканчиваетс  формирование сигнала начальной установки (длительность в один такт). Сигнал 25 начальной установки с RS-триггера 20 через элемент 29 1-ШИ поступает на эле- элемент 11 И, открыва  его, и через элементы 38 на элемент 10 И, закрыва 

щихс  признаком условного перехода коде микрокоманды. Если в текущем микротакте из блока 3 пам ти микропрограммы выбрана проста  микрокома да, то по шестой, фазе кольцевого сдвигового регистра 8 в D-триггере 2 запрета записываетс  нулевой сиг нал. При этом единичный сигнал с ег инверсного выхода проходит через эл мент 25 1-ШИ на вход стробировани  блока дешифратора 24 микрокоманд, Сигналом первой фазы кольцевого сдв гового регистра 8 следующего микротакта управл ющие сигналы с выхода блока дешифратора 4.микрокоманд записываютс  Б код регистр 5,

Если в текущем микротакте из бло ка 3 пам ти микропрограммы выбрана микрокоманда условного перехода, то по сигналу первой фазы кольцевого сдвигового регистра 8 эта микрокома да записываетс  в регистр 6 адреса. Адрес условного перехода закодирова ный в микрокоманде условного перехо да, поступает на вход коммутатора 1 адреса, а с выхода его - на информа ционный вход счетчика 2 адреса, код номера услови  - на управл ющий вхо

его. Таким образом, сигнал второй фа- 30 коммутатора 7 условий,- по которому

зы с кольцевого сдвигового регистра 8 проходит через элемент 11 И и сбрасывает счетчик 2 адреса.

По окончании сигнала начальной ускоммутатор 7 пропускает-на вход элемента 33 И сигнал одного из условий со своего входа, соответствующий выполнению условного перехода. На вто-

чальной установки подаетс  на вход записи указател  стека и, проход  четановки сигналы второй фазы поступают ,r Рой вход элемента 33 И поступает едина синхровход счетчика 2 адреса через ничный сигнал признака условного пе- элемент 10 И, Одновременно сигнал на- рехода, записанный в регистр. Если

условие не выполнено, то на выходе коммутатора 7 условий формируетс  ну- рез з-лемент 29. ИЛИ, разрешает прохож- дО левой сигнал, который через элемент дение сигнала четвертой фазы на син- 45 1-ШИ поступает на элемент 32 И и хровход стековой пам ти, при этом информаци , подаваема  на вход установки вложенных уровней прерывани  устройства , записываетс  в указатель сте-45 левой нейтральный сигнал, а по сиг- козой пам ти. Происходит формирование налу 2-й фазы, поступающему на счет- очередной микрокоманды на выходе реги-,. ный- вход счетчика 2 через элемент 11 стра 5 микрокоманд,  вл ющихс  выходом И от регул тора 9, прибавл етс  еди- микроопераций устройства в целом, еле- ница к содержимому счетчика 2 и уст- дующнм образом,50 ройство формирует микрокоманду, адIрее которой отличаетс  на единицу от

Содержимое счетчика 2 адреса поступает на вход блока 3 пам ти микропро-

запрещает прохождение сигнала третьей фазы через него, при этом на входе записи в счетчик 2 формируетс  нуадреса текущей микрокоманды. Аналогично счетчик 8 адреса формирует следующую команду в случае, если из блока 3 пам ти выбрана проста  команда, так как в этом случае в регистр 5 записываетс  нулевой сигнал, запрещающий прохождение сигналов третьей фа-; зы через элемент 32 И, Если условие

граммы, с выхода которого код очередной микрокоманды записываетс  в реги- стр 6 адреса и блок дешифратора 4. В устройстве может быть сформировано два типа микрокоманд: проста  микрокоманда и условный переход, отличающихс  признаком условного перехода в коде микрокоманды. Если в текущем микротакте из блока 3 пам ти микропрограммы выбрана проста  микрокоманда , то по шестой, фазе кольцевого сдвигового регистра 8 в D-триггере 2 запрета записываетс  нулевой сигнал . При этом единичный сигнал с его инверсного выхода проходит через элемент 25 1-ШИ на вход стробировани  блока дешифратора 24 микрокоманд, Сигналом первой фазы кольцевого сдвигового регистра 8 следующего микротакта управл ющие сигналы с выхода блока дешифратора 4.микрокоманд записываютс  Б код регистр 5,

Если в текущем микротакте из бло- ка 3 пам ти микропрограммы выбрана микрокоманда условного перехода, то по сигналу первой фазы кольцевого сдвигового регистра 8 эта микрокоманда записываетс  в регистр 6 адреса. Адрес условного перехода закодированный в микрокоманде условного перехода , поступает на вход коммутатора 1 адреса, а с выхода его - на информационный вход счетчика 2 адреса, код номера услови  - на управл ющий вход

коммутатор 7 пропускает-на вход элемента 33 И сигнал одного из условий со своего входа, соответствующий выполнению условного перехода. На вто-

условие не выполнено, то на выходе коммутатора 7 условий формируетс  ну- левой сигнал, который через элемент 45 1-ШИ поступает на элемент 32 И и левой нейтральный сигнал, а по сиг- налу 2-й фазы, поступающему на счет- ный- вход счетчика 2 через элемент 11 И от регул тора 9, прибавл етс  еди- ница к содержимому счетчика 2 и уст- ройство формирует микрокоманду, адзапрещает прохождение сигнала третьей фазы через него, при этом на входе записи в счетчик 2 формируетс  нуадреса текущей микрокоманды. Аналогично счетчик 8 адреса формирует следующую команду в случае, если из блока 3 пам ти выбрана проста  команда, так как в этом случае в регистр 5 записываетс  нулевой сигнал, запрещающий прохождение сигналов третьей фа-; зы через элемент 32 И, Если условие

выполнено 3 то на выходе коммутатора 7 услоЕий форг-шруетск единичный сигнал ,, котооьй разрешает прохо одение сигнала третьей фазы через элементы 32 И на вход записн числа Б счетчик 2 aflp fjf а н производитс  запись адреса у; noBHoi O пер ахода, поступающего : на информационный вход счетчика 2 j адреса и  регистра б,, ч ерез коммута- том ; адреса, что обеспечивает пере- I .д уптройства з адрес ьмкропрограмI ifbL. уК;л34ШНОй ; ТвКуЩвЙ МККрОКОМаНДв

I ycjiopi-jov o ггерехода; при этом состо I вне на синхровходе счетчихса безраз-

: лично о

Команда безз сповного перекода вы- .манх.е-.1ч;  ан алогично комавде услов- I МОП. п. путем кодироваки  в ней I номйр . y-i.-j;oBHH, априорно выполненного юдкл10 .еныи;-:; соответствующего входа йоммут&тора 7 на единичный потенциал источннг л нитаки  Одновременно при выполне - .-.- условного перехода в D трип ер /: запрета п той фазой коль- I цевого сдвигового регистра 9 записьг- ваетс  признак условного перехода,

а нулевой сигнал с инверсного выхода I 1 -триггера 21 через элемент Z3 FJIIi j пос;тупа& на блок деп;ифраторов 4 мик-

I рокоманд и запреш,аег его работу,

1

I Переход из осиовной м- кропрогра.м-.

I мы к стандартной микроподпрогр-г сж (фиг а 4) произзодг тс  следующим образом . Посла выполнени  основной мик- ропрограьахгь; 65 до того места9 HS обходимо выполнить переход к стан;- дартной -шкропод.арох рагФ.-;,, формируетс  проста  MHKponporpaf avia 56 залиси адреса прерьшаник в стековую пам ть, По з гой команде по снгна.1г первой фа зы кольцевого сдвигового регистра 9 I выхода регистра сигнал записи в стег- i козую пам ть поступает через элемент 38 ИЛИ на входгл разрешешш пр мого Сдвига и через элемент 29 ИПИ на цер вый вход элемента 36 И,, открыва  его По сигналу второй фазы кольдевого сдвигового peri-iCTpa 8 производитс  прибавление единиць к содержимом счетчика 2 адреса а скгпап четверто фа ь кольдевого сдвигового регистра 8д проход  через элемент 36 И поступает на синхровход стековой пам ти на информационные входы которого подаетс  сигнал со счетчика 2 адреса и происходит запись адреса следующей команды 57 з первую х чейку стековой пам ти,, При np iMo;:.j сдвига количество

«

( 5

Q

,,.

единичных разр дов в указателе стековой пам ти увеличиваетс , а при обратном сдвиге уменьшаетс .

Сигнал с выхода признака зан тости стековой пам ти поступает через элемент 24 Ш1И. на инверсный вход элемента 34 И, запреща  прохожде11ие пре- р ьгеани  по сигналам запроса на внешнее прерывание.

Этот же сигнал с первого выхода указател  стековой па1-1 ти поступает на вход услови -стек 1 коммутатора 7, аналогично сигнал со второго вькода указател  стековой пам ти поступает на вход услови  - стек 2 коммутатора 7 условий и т.д. Эти услови  в дальнейшем называютс  услови ми прерывани  соответствующего уровн . В следующем микротакте формируетс  команда 67 условного перехода, в которой провер етс  условие первого уровн  пре- рываьш  стек 1 1,, выполнение которого подготовлено пред адущей микрокомандой ,, и выполшгетс  переход к стандартной подпрограмме 69, При ее выполнении в случае необходимости производитс  обращение к другой стандартной подпрогра мв;, при этом выполн етс  г-шкрокомащ ;- 70 записи в стековую пам ть:- по сигналу записи в стековую пам ть производитс  запись в адреса №5крокоманды 71, одновременно произво- ,г,итс  сдвиг указ втел  стековой пам -. т, вследствие чего по второй разр д указател  стековой пам ти записываетс  единичный сигнал, В следующем мик ротакте формируетс  микрокома1ща 71 условного перехода, в котором провер етс  условие второго уровн  прерывани  (стёк ), выполнение которого подготовлено предыдущей микрокомандой , и выполн етс  условный переход к стандартной подпрограмме. После выполнени  стандартной подпрограммы

74формируетс  микрокоманда 75 возврата по адресу микрокоманды 71, записанному в стендовую пам ть. 12 последним .и одновременный обратный сдвиг стековой пам ти и указател  стековой пам ти следующим образом,. При формировании в блоке 3 пам ти микрокоманды

75единичный сигнал возврата с выхода регистра 3 поступает на входы обратрю- го сдвига стековой пам ти 12 и;на соответствующий вход коммутатора Г адреса . Адрес, записанный последним в стековую пам ть через коммутатор I адреса, записываетс  в счетчик 2 ад

У

реса сигналом третьей фазы кольцевого сдвигового регистра 9, разрешени на прохождение которого осуществл ес  сигналом возврата через элемент 15 ИЛИ, Одновременно сигнал возврат проход  через схему 23 ИЛИ, разреша прохождение сигнала четвертой фазы кольцевого сдвигового регистра 9 через элемент 36 И на синхровход стековой пам ти..Происходит обратный сдвиг стековой пам ти и указател  стековой пам ти..

Таким образом,происходит возврат к микрокоманде условного перехода, в которой провер етс  условие второго уровн  прерывани  стек , отсуствие выполнени  которого подготовлено предыдущей командой возврата. Вследствие этого после микрокоманды 71 выполн етс  продолжение 72 перво стандартной подпрограммы, по окончании которой выполн етс  микрокоманд 73 возврата по адресу микрокоманды 67, записанному в стековую пам ть, сдвиг стековой пам ти и указател  стековой пам ти выполн етс  аналогино вышеизложенному. Одновременно синал возврата поступает на вход элемента 24 РШИ и формируетс  сигнал зпрета внешних прерываний на элемент 34 И. Далее формируетс  микрокоманд 68 условного перехода, в которой првер етс  условие первого уровн  пре-

рывани , стек , отсутствие выполнени  которого подготовлено предыдущей командой возврата. Вследствие этого после микрокоманды 67 выполн -. етс  продолжение 68 основной микропрограммы .

Переход к программе обслуживани  внешнего прерьгоани  осуществл етс  путем формировани  сигналов (ПрТ1 и ПрТ2), по которым происходит запоминание адреса прерьшани  в стековой пам ти с одновременным сдвигом его указател  - фиксацией уровн  прерывани  и производитс  непосредственно переход к программе внешнего прерывани  (фиг.5) следующим образом.

Сигнал начальной установки через элемент 26 ИЛИ поступает на RS-триг- гер 16 прохожде ш  прерываний и RS- триггер 18, устанавлива  их в нулево состо ние. Сигналы с инверсного выхода RS-триггера разрешает прохождение сигнала прерьшани  через элемент 37 И, а сигнал с пр мого выходы запрещает прохождение сигналов через эле10

0

5

0

5

0

5

0

5

0

5

менты 31 и 34 И. Сигналом третьего такта сдвигового регистра RS-триггера 17 устанавливаетс  в нулевое состо ние , при котором на вход элемента 31 И подаетс  запрещающий нулевой сигнал. Сигнал И запроса внешних прерываний Пр1,,.,,Прп поступают на входы группы 13 RS-триггеров прерываний,  вл ющихс  входами устройства., и запоминаютс , в нем. Эти сигналы через элемент 30 UTtti поступают на элемент 37 И. Если на инверсном входе элемента 37 И отсутствует сигнал запрета прерьшани  устройства, то разрешает- сы прохождение сигнала п той фазы сдвигового регистра В на вход RS- триггера 16 прохождение прерывани ,

который устанавливает его в единичное состо ние, разрешающее прохо адение

через элементы 31 и 34 И, с инверсного выхода RS-триггера 16, при этом подаетс  запрет на элемент 37 И, На входы элемента 24 ИЛИ при выполнении соответствующих команд поступают сигналы запрета прерьшаний.

Если сигналы на входах элемента 24 ИЛИ отсутствуют, на инверсный вход элемента 34 И поступает нулевой сигнал , разрешающий прохождение сигнала первого такта кольцевого сдвигового регистра 9.

Указанный сигнал проходит через элемент 34 И и поступает на D-триггер 18 прохождени  прерывани , устанавлива  его в единичное состо ние, одновременно подаетс  разрешение на элемент 35 И и сигналом второй фазы кольцевого сдвигового регистра 8 устанавливаетс  RS-триггер 17 в единичное состо ние, при котором иа вход элемента 31 И подаетс  сигнал разрешени . Через элемент 28 ИЛИ сигнал с Dтриггера 18 поступает на вход разрешени  пр мого сдвига стековой пам ти и происходит запись адреса следующей микрокоманды в стековую пам ть и индикаци  ее зан тости аналогично изложенному вьщ1е при программном прерывании , С инверсного выхода D-триггера 18 через элемент 25 И подаетс  запрет на блок дешифратора 4, Сигнал второго такта с кольцевого сдвигового регистра 9 проходит через элемент 31 И и через элемент 22 ИЛИ поступает на D-триггер 18, устанавлива  его в исходное нулевое состо ние, на RS- триггер 19 прерывани , устанавлива  его в единичное состо ние, с выхода

RS-триггера 19 единичный сигнал че- рез элемент 24 ИЛИ поступает на ин- версный вход элемента 34 И и запре- iщает прохождение сигнала первого так- 1 та кольцевого сдвигового регистра D, одновременно сигнал с элемента 31 И поступает на управл ющий вход коммутатора 1 адреса и через элемент 15 ИЛИ на вход разрешени  элемента 32 И, разреша  прохождение адреса микрокоманды 76 (фиг.5) с входа кода операций устройства. Сигнал третьего такта регистров 9 обнул ет триггер 17, зап реща  прохождение других сигналов второгсэ такта через элемент 31 И. Далее выполн етс  программа обработки внешних прерьшаний, котора  начинаетс  с микрокоманды 76 запоминани  сло- вососто ни  программы, затем формируютс  микрокоманды 77-79 условного перехода , в которых провер етс  в пор дке приоритетов наличие сигналов Пр1,..,,Пр п-1 запроса на внешние 1прерывани , хран щиес  в группе 18 триггеров и поступающие на вход условий коммутатора 7 условий. При нали- |чии одного из сигналов Пр1,... ,Пр ti-1 выполн етс  прерывание согласно граф- схеме алгоритма фиг,5, при этом вначале производитс  сброс триггера., |хран щего запрос на выполн емое пре- |рьшанйе в микрокомандах 80,85,87 или 82 {сигналами Сброс Пр1 , ...,Сброс,Прп, {поступающими с выхода блока дешифрато ;ра 4 Пр1.,.,Прп на вход сброса груп- пы 13 RS-триггеров, далее выполн етс  микропрограмма 81,86,88 или 90 обслуживани  соответствующего прерыва- ни  и в конце каждой части осуществ- |Л етс  безусловный переход к микроко- 1манде 82 восстановлени  словососто |ни . Далее выполн етс  микрокоманда 89 общего сброса прерываний, по кото- ;рой сбрасывает блок дешифраторов 4, :с выхода которого сигнал через схему :26 ИЛИ подаетс  на входы RS-триггеров 16 и 18, устанавлива  их в нулевое состо ние, аналогично начальной, установке , т.е. схема подготавливаетс  к выполнению следующего аппаратного Прерывани . Затем формируетс  микро- :команда 84 возврата по адресу, запи- санному в стековой пам ти аналогично изложенному вьш1е.

В режиме отладки программы блок 14 отладки программы работает следующим образом. При работе устройства в режиме отладки на одном разр де ко

5

0

5

0

5

0

5.

0

5

да окончани  операций устройства формируетс  единичный сигнал, который поступает на входы элементов 48 и 49 И, открыва  их. При поступлении импульсного положительного сигнала с начальной установки этот сигнал поступает через элемент ИЛИ на вход RS- триггера 42, устанавлива  его в единичное состо ние. Сигнал RS-триггера 42 через открытый элемент 48 И и элемент 52 ИЛИ поступает на выход блока

14отладки и через элемент 27 I-UIIi поступает на вход начальной установки кольцевых сдвиговых регистров 8 и 9 и удерживает их в исходном состо нии в течение любого времени по желанию оператора. Бри этом устройство

не работает и находитс  в режиме ожидани  до формировани  единичного импульсного сигнала на входе пуска устройства . Одновременно сигнал начальной установки устанавливает в единичное состо ние RS-триггер 40 начала микропрограммы, в нулевое состо ние RS-триггер 41 конца микропрограммы. При этом выходной сигнал RS-триггера 40 через открытый элемент 40 И по- стуь ает на коммутатор 1 адреса и переключает последний в режим пропуска- рш  кода с входа кода операции устройства . Кроме того, выходной сигнал элемента 40 поступает через элемент

15И на вход разрешени  элемента 32 И и тем самым подготавливает счетчик.2 адреса к пропусканию сигнала на вход записи.

При формировании единичного импульсного сигнала на входе пуска в счетчик 43 циклов записываетс  число циклов , поступающее с входа кода окончани  операции,Одновременно сигнал пуска через элемент 54 ИЛИ устанавливает RS- триггер 42 в нулевое состо ние,что приводит в действие кольцевые сдвиговые регистры 8 и 9, которые под воздействием тактового сигнала начинают действовать аналогично изложенному выше в рабочем режиме, В первом мик-. ротакте сигналом первой фазы кольцевого регистра 8 в регистр 6 записьша- етс  пуста  микрокоманда из нулевой  чейки блока 3 пам ти микропрограммы, соответствующа  нулевому состо нию счетчика 2 адреса. Сигналом третьей фазы регистра 3, поступающим через элемент 32 И, записьгоаетс  в счетчик 2 адреса через коммутатор I адреса начало микропрограммы. Сигнал п той

фазы кольцевого сдвигового регистра 8 сбрасьшает RS-триггер 40 начала микропрограммы в кулевое состо ние и переводит к коммутатору 1 адреса в рабочий режим, обеспечива  замыкание цепей дл  выполнени  условных переходов устройством, аналогично изло- женномУд выше,

Во втором и последующих микрокомандах устройство формирует микрокоманды аналогично рабочему режиму, изложенному выше, начина  с микрокоманды , установленной на входе кода операции устройства 1. При этом адрес исполн емой шкpoкoмaнды со счетчика 2 поступает на схему 39 сравнени , на второй вход которого поступает конечный адрес микрокоманды, установленный на входе кода окончани  операции.

Когда микропрограмма, формируема  устройством, достигает адреса, равного конечному адресу, на выходе схемы сравнени  формируетс  единичный сигнал , поступающий на элемент 45 И. При Э.ТОМ при прохождении последней микрокоманды сигнал шестой фазы кольцевого сдвигового регистра 8 через элемент 45 И поступает на RS-триггер 41 конца микропрограммы и устанавливает его в единичное состо ние. Выходной сигнал RS-триггера 4I открывает элемент 47 И и одновременно через эле- 49 ИЛИ о ткрывает элемент 11 И. После выполнени  конечной микрокоманды в следующем микротакте сигнал второй фазы кольцевого сдвигового регистра проходит через элемент 11 И и сбрасывает счетчик адреса, сигнал п той фазы проходит через элементы 47 И и 53 ИЛИ и устанавливает RS- триггер 42 в единичное состо ние, Едишшный сигнал RS-триггера 42 проходит через элементы 48 И и 52 ИЛИ и устанавливает RS-тригг.ер 41 конца программы в нулевое состо ние, при этом заканчиваетс  формирование сигнала конца программы и устройство устанавливаетс  в исходное положение.

Если на втором синхровходе блока 14 на. установлен единичный сигнал, то чередование команд на выходе устройства на этом заканчиваетс , после чего работа устройства может быть повторена аналогично изложенному вы- ше, однако с другими значени ми начала и конца микропрограммы, установленными на соответствующих входах устройства.

0

5

0

5

0

5

0

5

0

5

Если на втором синхровходе блока : 14 установлен единичнь1Й сигнал, то после первого цикла исполнени  микропрограммы от начального до конечного адреса, как изложено вьше, сигнал с выхода элемента 52 ИЛИ открывает элемент 46 И, через который тактовый сигнал поступает на счетный вход триггера 44 и переводит его в единичное состо ние. Выходной сигнал триггера 44 через элементы 50 И и 54 ИЛИ сбрасывает RS-триггер 42 в нулевое состо ние . Затем работа устройства повтор етс  от начального адреса до конечного диалогично изложенному выше циклу работы. Нулевой сигнал с выхода элемента 52 ИЛИ через элемент НЕ 55 устанавливает счетный триггер 44 в нулевое состо ние. Таким образом, на выходе триггера 44 формируетс  в конце каждого цикла работы микропрограммный импульс, поступающий кроме элемента 50 И также на счетный вход счетчика 48 циклов, который работает . в режиме обратного счета и после каждого цикла уменьшает свое содержимое на единицу.

Повторение циклов формировани  отлаживаемой части микропрограммы от начального адреса до конечного происходит до тех пор, пока содержимое счетчика 43 не достигнет нул , В этом случае сигнал с его выхода поступает на элемент 51 И и при наличии единичного сигнала на другом входе элемента 51 И запрещает прохождение сигналов через элемент 50 PI, вследствие чего новый цикл не .начинаетс  и работа устройства заканчиваетс . Далее работа устройства может быть повторена с другими значени ми адресов мик-. ропрограммы и числа циклов, установленных на соответствующих входах устройства .

Если на разр де признака ограничени  циклов входа кода окончани  операций устройства установлен нулевой сигнал, то сигнал с выхода счетчика 43 циклов никогда не пройдет через элемент 51 И, вследствие чего циклы повторени  отлаживаемой части микропрограммы выполн ютс  беспредельно.

Claims (2)

1. Микропрограммное устройство управлени , содержащее регистр адреса, коммутатор.адреса, с етчик адреса.

лок пам ти микропрограмм, блок деифраторов микрокоманд, регистр микокоманд , коммутатор условий, первый ольцевой сдвиговый регистр, блок от--. адки -программы, с первого по дев тый элементы И, с первого по четвертый элементы ИЛИ, элемент НЕ, причем вход ода операции устройства соединен с ервым информационным входом коммута- Q тора адреса, выход которого соединен с информационным входом счетчика адрё са, информационный выход которого соеинен с адресным входом блока пам ти микропрограмм, выход кода микроопера-j ций которого соединен- с информационным входом блока дешифраторов микрокоманд , первый выход которого.соединен с информационным входом регистра микрокоманд, выход кода микроопераций-- которого  вл етс  выходом микроопераций устройства, выход кода адреса регистра адреса соединен с вторым информационным входом коммутатора адреса, входы логических условий устройства 25 соединены с первой группой информаци- онных входов коммутатора условий, управл ющий вход которого соединен с выходом кода услови  регистра адреса, выход кодов адреса и услови  блока о пам ти микрокоманд соединен с информационным входом регистра адреса, отличающеес  тем, что, с целью расширени  области применени  путем обеспечени  возможности работы в реальном масштабе времени при мне гоуровневых прерывани х, в него введены стекова  пам ть, второй кольцевой сдвиговый регистр, группа RS- три1 геров аппаратных прерываний, RS- триггеры прохождени  прерывани , RS- триггер.прерывани , RS-триггер конца прерывани , RS-триггер начальной установки, D-триггер прерывани , D- триггер запрета, с п того По дес тый элементы ИЛИ, причем третий информа- ционньй вход коммутатора адреса соединен с информационным выходом стековой пам ти, первый управл ющий вход коммутатора адреса соединен с первым входом первого элемента ИЛИ и подключен к выходу признака начала программы блока отладки программы, второй управл ющий вход коммутатора- адреса соединен с входом RS-триггера конца прерывани , первым входом второго и вторым входом первого элемента ИЛИ и подключен к выходу третьего элемента И, третий управл ющий вход

.- 35

40

50

55

-. Q j -- 25 о

35

40

50

55

коммутатора адреса соединен с входом разрешени  обратного сдвига стековой пам ти с первыми входами третьего и четвертого элементов ИЛИ и третьим входом первого элемента ИЛИ и подключен к выходу признака возврата региг. стра микрокоманд, счетный вход счетчика адреса подключен к выходу первого элемента И, вход установки в D счетчика адреса соединен с выхо-. дом второго элемента И, вход управлени  режимом записи счетчика адреса подключен к выходу четвертого элемент та И, а выход счетчика адреса соеди- иен с входом текущего адреса блока отладки программы с информационным входом стековой пам ти, вход записи регистра адреса соединен с входами записи регистра микрокоманд второго кольцевого сдвигового регистра и с первым выходом первого кольцевого сдвигового регистра, выход признака типа команды блока пам ти микрокоманд соединен с D-входом D-триггера запрета , синхровход которого соединен с первым синхровходом блока отладки программы и с D-входом .RS-триггера , начальной установки, а инверсный выход D-триггера запрета подключен к первому входу п того элемента ИЛИ, второй вход которого подключен к инверсному выходу D-триггера прерывани  п того элемента ИЛИ-, выход подключен к входу стробировани  блока дешифраторов микрокоманд, второй выход блока дешифраторов микрокоманд подключен к входам R RS-триггеров групп аппаратных триггеров прерываний, третий выход блока дешифраторов микрокоманд подключен к первому входу шестого элемента ИЛИ, второй вход которого соединен с вторыми входами второго и первым входом седьмого элементов ИЛИ, В-входом RS-триггера начальной установки , входом начальной установки блока отладки программы и подключен к входу начальной установки устройства , а выход шестого элемента ИЛИ подключен к R-входу RS-триггеров прохождени  прерывани  и конца прерывани , выход признака условного перехода регистра микрокоманд соединен с первым входом п того элемента И и подключен к второму входу четвертого элемента ИЛИ, третий вход которого подключен к выходу признака зан тое-: ти стековой пам ти, четвертый вход четвертого элемента ИЛИ соединен с

выходом признака запрета прерываний регистра микрокоманд, а п тый вход четвертого элемента ИЛИ соединен с пр мым выходом RS-триггера конца прерывани , выход четвертого элемента ИЛИ подключен к первому входу шестого элемента И, второй вход которого подключен к первому выходу второго кольцевого сдвигового регистра, а .третий вход шестого элемента И соединен с входом третьего элемента И и подключен к пр мому выходу RS-тригге- ра прохождени  прерываний, и выход шестого элемента И соединен с первым входом седьмого элемента И и подключен к D-входу D-триггера прерывани , синхровход которого соединен с вторыми входами первого, второго и седьмого элементов И и подключен к второму выходу первого кольцевого сдвигового регистра, а вход сброса D-триггера прерывани  подключен к выходу второго элемента ИЛИ, пр мой выход D-триггера прерывани  подключен к первому входу восьмого элемента ИЛИ, второй вход которого подключен к выходу признака записи в стековую пам ть.регистра микрокоманд, а выход восьмого элемента ИЛИ соединен с входом разрешени  пр мого сдвига стековой пам ти, и подключен к второму входу третьего элемента РШИ, третий вход которого соединен с входом записи указател  стековой пам ти, первым входом дев того элемента ИЛИ и подключен к пр мому выходу RS-триггера начальной установки , выход третьего элемента ИЛИ соединен с первым входом восьмого элемента И, выход восьмого элемента И подключен к вхоДу записи стековой пам ти , третий выход первого кольцевого сдвигового регистра подключен к первому входу четвертого элемента И, второй вход которого подключен к выходу первого элемента ИЛИ, четвертый вход которого подключен к выходу п того элемента И, второй вход которого подключен к выходу коммутатора условий , второй вход восьмого элемента И подключен к четвертому выходу первого кольцевого сдвигового регистра, втора  группа информационных входов ком- м татора условий соединена с выхода-; ми указател  стековой пам ти, вход указател  стековой пам ти соединен с входом установки вложенных уровней прерывани  устройства, треть  группа информационных входов коммутатора ус0

5

0

5

0

5

0

5

0

5

ловий соединена с пр мыми выходами RS-триггеров группы RS-триггеров аппаратных прерываний, S-входы которых  вл ютс  входами внешних прерываний устройства, пр мые выходы RS- триггеров группы RS-триггеров аппаратных прерываний соединены входами дес того элемента ИЛИ, выход которого подключен к первому входу дев того элемента И, второй вход которого подключен к входу запрета прерываний устройства, третий вход дев того элемента И подключен к инверсному выхо.- ду RS-триггера прохождени  прерывани , четвертый вход дев того элемента И подключен к п тому выходу первого кольцевого сдвигового регистра и соединен с вторым синхровходом блока отладки программы, а выход дев того элемента И соединен с S-входом RS- триггера прохождени  прерывани , синхровход первого кольцевого сдвигового регистра подключен к синхровходу устройства и соединен с третьим синхровходом блока отладки программы, вход начальной установки первого кольцевого сдвигового регистра и второго кольцевого сдвигового регистра подключен к выходу седьмого элемента ИЛИ, второй вход которого подключен к выходу признака рабочего режима блока отладки программы, выход признака , конца программы которого подключен к второму входу дев того элемента ИЛИ, выход которого соединен с вторым входом второго элемента И и входом элемента НЕ, выход которого подклю- . ченчк в торому входу первого элемента И, шестой выход первого кольцевого сдвигового регистра соединен с R-BXO- дом RS-триггера начальной установки, вход конца программы блока отладки программы соединен с входом кода окончарш  операции устройства, вход пуска устройства соединен с входом пуска блока отладки программы, второй выход второго кольцевого сдвигового регистра подключен к второму входу третьего элемента И, а третий выход второго кольцевого сдвигового регистра подключен к R-входу RS-триггера прерывани  S-вход которого подключен к выходу седьмого элемента И, пр мой выход RS-триггера прерывани  соединен с третьим входом третьего элемента И.

2. Устройство по п.1, отличающее с   тем, что блок отладки программы содержит схему сравнени .

счетчик циклов, счетный триггер, RS- триггер начала и RS-триггер конца программь, RS-триггер останова, с первого по седьмой элементы И, с пер- - вого по третий элементы ИЛИ, элемент НЕ, причем первый и второй входы схе- мы сравнени  подключены соответст- венно к младшим разр дам входа конца программы и входу текущего адреса - программы, блока отладки программы, выход схемы сравнени  подключен к первому входу первого элемента И, второй вход которого подключен к первому син- хровходу.блока отладки программы, а ,г выход  ервого элемента И подключен к S-входу RS-триггера конца программы, R-вход которого соединен с S-входом RS-триггера начала программы, с перовым входом второго элемента И, вхот jn дом элемента НЕ и выходом признака рабочего режима блока отладки программы и подключен к выходу первого элемента ИЛИ, а пр мой выход RS-триггера конца программы с выхо- 25 дом признака конца программы блока отладки программы и подключен к первому входу третьего элемента И, второй вход которого соединен с R-входом

RS-триггера.начала программы и под

ганочен к второму синхровходу блока отладки, программы, а выход третьего элемента И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с вторым входом первого элемента ИЛИ и подключен к входу начальной установки блока отладки программ., а выход второго элемента ИЛИ подключен к З-входу RS-триггера останова, пр мой выход которого подключен к первому входу четвертого элемента И, второй вход которого сое

г 5

0

0

динен с первым входом п того элемента И и подключен к первому старшему разр ду входа конца программы блока отладки программ,, а выход четвертого элемента И подключен к первому входу первого элемента ИЛИ, R-вход RS-триггера останова подключен к выходу третьего элемента ИЛИ, первьш вход которого соединен с входом записи счетчика циклов и подключен к входу пуска блок.а отладки программ, а второй вход элемента ИЛИ подключен к выходу элемента И, первый вход которого подключен к второму старшему разр ду входа конца программы блока отладки nporfJ af-iM, второй вход элемента И соединен с входом -1 счетчика циклов и подключен к пр мому выходу счетного, триггера, а третий вход шестого элемента И подключен к выходу седьмого элемента И, первый вход которого подключен к третьему старшему разр ду входа конца программы блока отладки nporpaNjM, а второй вход седьмого элемента И подключен к вых9 ду счетчика циклов, вход сброса и счетный вход счетного триггера подключены соответственно к выходам зле- мента НЕ блока и второго элемента И, второй вход которого подключен к третьему синхровходу блока отладки программ, пр мой выход RS-триггера начала программы подключен к второму входу п того элемента И, а выход п того элемента И соединен с выходом признака начала программы блока отладки программ, с четвертого по последний старшие разр ды входа конца программы соединены с информа - ционными входами счетчика цик ЛОВ .

58

59

SO

61 П

J

дз

БИcpus .Z

гп

J

J

сригЗ

фигМ

Фчг.5