SU1660142A1 - Pulse generator - Google Patents

Description

Изобретение относится к устройствам импульсной техники и может быть использовано для формирования частотно-модулированных сигналов. Целью изобретения является упрощение устройства и расшире2The invention relates to devices for pulse technology and can be used to generate frequency-modulated signals. The aim of the invention is to simplify the device and expand

ние области применения за счет обеспечения режима качающейся частоты в фиксированном диапазоне частот. Устройство содержит генератор 1 тактовых импульсов, реверсивный счетчик 2, управляемый делитель 3 частоты, дешифратор 4 сигнала обратной связи, шину 5 управления, элемент 6 дискретной задержки и выходную шину 7. Введение новых функциональных связей и выполнение дешифратора 4 сигнала обратной связи в виде логического элемента И 8, логического элемента ИЛИ-НЕ 9 и КЗ-триггера 10 позволяет за счет обеспечения режима качающейся частоты расширить функциональные возможности устройства. 1 з.п. ф-лы, 1 ил.application area by providing a sweeping frequency in a fixed frequency range. The device contains 1 clock pulse generator, reversible counter 2, controlled frequency divider 3, feedback signal decoder 4, control bus 5, discrete delay element 6 and output bus 7. Introduction of new functional links and execution of feedback signal decoder 4 in the form of a logic element And 8, the logical element OR-NOT 9 and KZ-flip-flop 10 allows you to extend the functionality of the device by providing a sweeping frequency mode. 1 hp f-ly, 1 ill.

Изобретение относится к устройствам импульсной техники и может быть использовано для формирования частотно-модулированных сигналов.The invention relates to devices for pulse technology and can be used to generate frequency-modulated signals.

Целью изобретения является упрощение устройства и расширение области применения за счет обеспечения режима качающейся частоты в фиксированном диапазоне частот.The aim of the invention is to simplify the device and the expansion of the scope by providing a mode of sweeping frequency in a fixed frequency range.

Функциональная схема генератора импульсов представлена на чертеже.Functional diagram of the pulse generator is shown in the drawing.

Генератор содержит генератор 1 тактовых импульсов, реверсивный счетчик 2, управляемый делитель 3 частоты, дешифратор 4 сигнала обратной связи, шину 5 управления, элемент 6 дискретной задержки, выходную шину 7.The generator contains a generator of 1 clock pulses, a reversible counter 2, a controlled divider 3 frequencies, a decoder 4 of the feedback signal, a control bus 5, a discrete delay element 6, an output bus 7.

В свою очередь дешифратор 4 содержит. например, логические элементы И 8, ИЛИ-НЕ 9 и КЗ-триггер 10.In turn, the decoder 4 contains. for example, logical elements AND 8, OR-NOT 9 and KZ-trigger 10.

Генератор 1 тактовых импульсов соединен с тактируемым входом делителя 3 частоты и входом синхронизации элемента 6 задержки, выход делителя 3 частоты соединен с входом элемента 6 и выходной шиной 7, выход элемента 6 соединен с тактируемым входом реверсивного счетчика 2, выход которого поразрядно соединен с входом установки делителя 3 частоты и входом дешифратора 4. Выход дешифратора 4 соединен с входом установки режима реверсивного счетчика 2. Шина 5 управления соединена с входом запрета элемента 6 дискретной задержки. Входы логических элементов 8 и 9 соединены с соответствующими шинами входа дешифратора, выход элемента 8 соединен с К-, а выход элемента 9 - с 5-входами триггера 10, выход которого служит выходом дешифратора 4. Элемент 6 дискретной задержки может быть выполнен, например, в виде регистра с последова-The clock pulse generator 1 is connected to the clock input of the frequency divider 3 and the synchronization input of the delay element 6, the output of the frequency divider 3 is connected to the input of the element 6 and the output bus 7, the output of the element 6 is connected to the clock input of the reversible counter 2, the output of which is bitwise connected to the installation input divider 3 frequency and the input of the decoder 4. The output of the decoder 4 is connected to the input of the setting of the reversible counter 2. The control bus 5 is connected to the prohibition input of the discrete-delay element 6. The inputs of logic elements 8 and 9 are connected to the corresponding buses of the input of the decoder, the output of element 8 is connected to K-, and the output of element 9 is connected to the 5 inputs of trigger 10, the output of which serves as the output of decoder 4. Element 6 of discrete delay can be performed, for example, in the form of a register with

1660142 А11660142 A1

16601421660142

тельным вводом информации с ϋ-, С- и Квходами.entering information with информации-, С- and Quhods.

Генератор может работать в двух основных режимах: режим качающейся частоты и режим фиксированной частоты.The generator can operate in two main modes: the oscillation frequency mode and the fixed frequency mode.

Рассмотрим работу генератора в режиме качающейся частоты. В этом режиме на шину управления подается сигнал, разрешающий функционирование элемента 6. Предположим, что в начальный момент на всех разрядах счетчика 2 присутствует нулевой потенциал. В этом случае на выходе дешифратора 4 устанавливается единичный потенциал, задающий счетчикуConsider the operation of the generator in the sweep frequency mode. In this mode, a signal is sent to the control bus that permits the operation of element 6. Suppose that at the initial moment, all the discharges of counter 2 have a zero potential. In this case, a single potential is set at the output of the decoder 4, which sets the counter

2 режим прямого счета. (Единичный потенциал на выходе дешифратора задается триггером 10, установленным в единичное состояние сигналом на его 5-входе с выхода элемента ИЛ И-НЕ 9). Делитель2 direct account mode. (The unit potential at the output of the decoder is set by trigger 10, the signal set at one state at its 5th input from the output of the IL-AND-9 element). Divider

3 частоты имеет коэффициент деления Ν, определяемый двоичным числом, сформированным на выходе реверсивного счетчика 2.3 frequencies has a division factor Ν determined by a binary number formed at the output of the reversing counter 2.

В исходном состоянии, когда на выходе счетчика 2 присутствует нулевое двоичное число, делитель частоты обеспечивает минимальный коэффициент деления Ммин. Первый импульс на шине 7 появится с задержкой, пропорциональной Г\!_Мин. Этот импульс, пройдя через элемент 6, увеличит двоичное число на выходе счетчика 2 на единицу, что вызовет изменение коэффициента деления делителя 3 до новой величины N1 > Ймин. Соответственно следующий импульс на выходе делителя 3 появится с большей задержкой. Далее процесс будет продолжаться аналогично, вызывая увеличение двоичного числа на выходе счетчика 2. Соответственно при этом частота следования выходных импульсов будет непрерывно уменьшаться. Когда на выходах всех разрядов счетчика 2 установится единичный потенциал, что будет соответствовать коэффициенту деления делителя (Ммакс, на выходе дешифратора 4 установится нулевой потенциал (триггер 10 установится в нулевое состояние сигналом на его входе К с выхода элемента И 8). Счетчик 2 перейдет в режим обратного счета, каждый импульс с выхода делителя 3 частоты будет уменьшать двоичное число на его выходах, а следовательно, частота следования выходных импульсов будет непрерывно возрастать. Процесс нарастания частоты завершится, когда счетчик 2 вновь перейдет в нулевое состояние, Далее процесс повторится.In the initial state, when the output of the counter 2 is a zero binary number, the frequency divider provides the minimum division factor Mmin. The first impulse on bus 7 will appear with a delay proportional to G! _M in. This pulse, passing through element 6, will increase the binary number at the output of counter 2 by one, which will cause a change in the division factor of divider 3 to a new value N1> Jmin. Accordingly, the next pulse at the output of divider 3 will appear with a greater delay. Further, the process will continue similarly, causing an increase in the binary number at the output of counter 2. Accordingly, in this case, the repetition rate of the output pulses will continuously decrease. When a single potential is established at the outputs of all digits of counter 2, which will correspond to the division factor of the divider (Mmax, zero potential will be established at the output of the decoder 4 (trigger 10 will be set to zero by a signal at its input K from the output of the And 8 element). Counter 2 will go to the countdown mode, each pulse from the output of the divider frequency 3 will reduce the binary number at its outputs, and therefore, the repetition rate of the output pulses will continuously increase. The process of increasing the frequency is completed when and counter 2 again goes into the zero state, then the process will repeat.

Таким образом, при наличии разрешающего сигнала на шине 5, генератор формирует импульсную последовательность с частотой, качающейся в пределах от Тмин до Тмакс.Thus, in the presence of a permissive signal on bus 5, the generator generates a pulse sequence with a frequency swinging from T min to T max.

При отсутствии разрешающего сигнала на шине 5 генератор переходит в режим формирования импульсов с фиксированной частотой следования, величина которой определяется двоичным числом на выходе счетчика 2.In the absence of a permissive signal on bus 5, the generator goes into a pulse shaping mode with a fixed repetition rate, the value of which is determined by the binary number at the output of counter 2.

По сравнению с прототипом данный генератор структурно более прост и при этом за счет обеспечения режима качающейся частоты обладает большими функциональными возможностями.Compared with the prototype, this generator is structurally simpler and, at the same time, due to the provision of the sweeping frequency mode, it has greater functionality.

Claims (2)

Формула изобретенияClaim 1. Генератор импульсов, содержащий генератор тактовых импульсов, управляемый делитель частоты, тактируемый вход которого соединен с генератором тактовых импульсов, а выход - с выходной шиной устройства, реверсивный счетчик, выход которого соединен поразрядно с входом установ '.и управляемого делителя частоты и дешифратора сигнала'обратной связи, элемент дискретной задержки, вход которого соединен с выходной шиной устройства, вход синхронизации - с генератором тактовых импульсов, вход запрета - с шиной управления устройства, а выход - с тактируемым входом реверсивного счетчика, отличающийся тем, что, с целью упрощения устройства и расширения области применения за счет обеспечения режима качающейся частоты в фиксированном диапазоне частот, выход дешифратора сигнала обратной связи соединен с входом выбора режима реверсивного счетчика.1. A pulse generator containing a clock pulse generator, a controlled frequency divider, a clocked input of which is connected to a clock pulse generator, and an output is connected to an output bus of a device, a reversible counter, the output of which is connected bitwise with an input of a set и. And a controlled frequency divider and decoder signal 'feedback, a discrete delay element, the input of which is connected to the output bus of the device, the synchronization input - with the clock pulse generator, the inhibit input - with the device control bus, and the output - with A reversible counter input, characterized in that, in order to simplify the device and expand the scope by providing a sweeping frequency mode in a fixed frequency range, the output of the feedback signal decoder is connected to the reversible counter mode selection input. 2. Генератор по п.1,отличающийся тем, что, дешифратор сигнала обратной связи содержит логические элементы И и ИЛИНЕ, объединенные одноименные входы которых являются входными шинами дешифратора, и КЗ-триггер, выход которого является выходом дешифратора, К-вход соединен с выходом элемента И, а 5-вход - с выходом элемента ИЛИ-НЕ.2. The generator according to claim 1, characterized in that the decoder of the feedback signal contains logic elements AND and ALINE, the combined inputs of the same name which are the input buses of the decoder, and short-circuit trigger, the output of which is the output of the decoder, K-input is connected to the output element And, and 5 input - with the output of the element OR NOT. 16601421660142