SU467453A1 - Clock Generator - Google Patents
Clock GeneratorInfo
- Publication number
- SU467453A1 SU467453A1 SU1925857A SU1925857A SU467453A1 SU 467453 A1 SU467453 A1 SU 467453A1 SU 1925857 A SU1925857 A SU 1925857A SU 1925857 A SU1925857 A SU 1925857A SU 467453 A1 SU467453 A1 SU 467453A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- output
- inputs
- logic circuit
- pulse
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Изобретение относитс .к области автоматики и вычислительной тежникн, в частности к cHHxpOHHSupyiouiH.M устройствам, и может быть при.меиено в высокостабильных кодирующих устройствах Л1И11ИЙ св зи и в цифровых вычислительных машинах.The invention relates to the field of automation and computing tests, in particular to cHHxpOHHSupyiouiH.M devices, and can be used in highly stable L111II communication encoders and in digital computers.
Известеи генератор тактовых импульсов, содержащий кварцевый геие|ратор, выходы которого иодключеиы к первым входа.м первого и второго триггеров соответственно, схему управлени , выход которой соедн нен со вторым входом каждого триггера, а выходы триггеров через комбииационную логическую схему иодключены ко в.ходу формировател импульсов .The lime clock generator containing quartz gey | rator, whose outputs and switches to the first inputs of the first and second triggers, respectively, the control circuit, the output of which is connected to the second input of each trigger, and the outputs of the triggers through the combiational logic circuit and connected to the input pulse former.
в известном генератО|ре тактовых импульсов сигиалы с выхода нолусумматора, а, следовательно, и тактовые илгпульсы имеют неравномерность в соседних периодах нз-за -неточности в сдвиге фаз и различи времени лереключеии триггеров. In the known generator of clock pulses, the sigals from the output of the humusmator, and, consequently, the clock pulses have irregularities in the neighboring periods, because of the lack of accuracy in the phase shift and the time difference between the trigger triggers.
С целью повышенн точности распределени тактовых импульсов по времени выходы KBapiteBoro генератора подключены к остальным входам комюииациоииой логической схемы , а один из входов схемы управлени подключен к третьим входам каждого Tpiirrepa.In order to improve the accuracy of the distribution of clock pulses over time, the outputs of the KBapiteBoro generator are connected to the remaining inputs of a logic circuit, and one of the inputs of the control circuit is connected to the third inputs of each Tpiirrepa.
На фиг. 1 представлена фуикциональна схема предлагаемого генератора тактовых импульсов; па фнг. 2 - днаграммы, по сн юн1ие FIG. 1 shows the functional scheme of the proposed clock generator; pa fng. 2 - Dnagrams
работу предлагаемого resiepaTOpa тактовых импульсов.The work of the proposed clock pulse resiepaTOpa.
Предлагаемый генератор содержит кварцевый генератор 1, схему управлеи:н 2, триггеры 3 и 4, комбииациоииую логическую схему 5 и формирователь и.миульсов 6.The proposed generator contains a crystal oscillator 1, a control circuit: n 2, triggers 3 and 4, a combination logic circuit 5, and a driver of i.muls 6.
Работает предлагаемый геиератор тактовых импульсов следующим образом.Works proposed geirator clock pulses as follows.
Сигналы кварцевого генератора 1, сдвинутые по фазе на 180°, подаютс на входы установки «1 триггеров 3 и 4 и иа комбинационную логнческую схему 5. Входы установки «1 триггеров 3 и 4 представл ют собой схе.мы совпадени па три входа. Выход «О каждого триггера 3 н 4 св зан с двум схемами комбинационной логической схемы 5 и входом установки «1 другого триггера. На эти входы каждого триггера 3 н 4 подаетс разрегнающий сигиал со схемы управлени 2. Входы установки «О каждого триггера 3 и 4 св заны с импульсом «Стоп и выходом «1 другого триггера.The signals of the crystal oscillator 1, shifted in phase by 180 °, are fed to the inputs of the installation “1 flip-flops 3 and 4 and the combination logic circuit 5. The inputs of the installation“ 1 flip-flops 3 and 4 are matching circuits. The output "About each trigger 3 n 4 is connected with two schemes of combinational logic circuit 5 and the installation input" 1 of another trigger. These inputs of each trigger 3 n 4 are supplied with a negative signal from control circuit 2. The inputs “O of each trigger 3 and 4” are connected to the “Stop and output” 1 pulse of another trigger.
Дл удобства примем, что элементы схемы имеют положительную логику, когда «1 соответствует BbicoKo: iy уровню напр жени , а «О - низкому уровню напр жени . Триггеры 3 и 4 установлены в исходное состо ние имиульсов «Сгон, а с выхода «О каждого из иих снимаютс «единнцы, совпадение которых иа входе комбниапнониой логическойFor convenience, we assume that the circuit elements have positive logic, when "1 corresponds to BbicoKo: iy voltage level, and" O - to low voltage level. The triggers 3 and 4 are set to the initial state of the emulsions "Sgon", and from the output of "About each of them" the "Onions" are removed, the coincidence of which on the input is combined with the logical
схемы 5 устанавливает на ее выходе «О независимо от того, что поступает па остальные входы этой комбинационной логической схемы 5.Circuit 5 sets at its output "O regardless of what goes on the remaining inputs of this combinational logic circuit 5.
При подаче имлульса «Запуск на выходе схемы управлени 2 вырабатываетс разрешающий сигнал. Бели он по вл етс в отрезке времени , то на выходе установки «1 триггера 3 происходит совпадение фазы А разрешающего сигнала со схемы управлеНИН 2 и «единицы, -подаваемой с нулевого выхода триггера 4. Триггер 3 устанавливаетс в единичное состо ние, т. е., с выхода «Ь снимаетс высокий уровень напр жени . Сигналы , снимаемые с плеч триггера 3, запрещают совпадение на входе установки «1 триггера 4 и принудительно задерживают этот триггер в исходном состо нии по входу уста новки «О. Кроме того, сигнал, снимаемый с выхода «О триггера 4, запрещает прохождение фазы Б через комбпнациоиную логическую схему 5 и снимает принудительную установку «О на ее выходе.When an impulse is applied. Starting at the output of control circuit 2 produces an enable signal. If it appears in the time interval, then at the output of the "1 trigger 3" phase A resolution signal coincides with the control circuit 2 and the "unit supplied from the zero output of trigger 4. ., a high voltage level is removed from the output of "b". Signals taken from the shoulders of trigger 3 prohibit the match at the input of the installation “1 trigger 4 and forcefully delay this trigger in the initial state at the input of the installation“ O In addition, the signal taken from the output of “On the trigger 4, prohibits the passage of phase B through the combined logic circuit 5 and removes the forced setting“ On at its output.
В момент времени ts 1независи1мо от того, когда поступает импульс «Запуск в промежутке времени ti-tg на выходе комбинацнонной логической схемы 5 по вл ютс полож1 тельные импульсы, представл ющие собой инверсию фазы А, которые преобразуютс по частоте и длительности в формирователе импульсов 6. При иодаче импульса «Стоп триггер 3 устана/влнваетс в исходное состо ние и формирование тактовых импульсов прекращаетс , так с выхода комбинационной логической схемы 5 начинает подаватьс «О.At time ts 1, independent of when a pulse is received. Running in the time interval ti-tg, positive pulses appear at the output of the combination-logic logic 5, representing phase inversion A, which are converted by frequency and duration in pulse shaper 6. During iodacation of the pulse, the stop trigger 3 is set / returns to its initial state and the formation of the clock pulses is stopped, so from the output of the combinational logic circuit 5 the o.
Бели им1пульс «Запуск поступает в отрезок времени 1з-ti, то срабатывает Т|риггер 4, который запрещает установку (В «1 триггера 3. Начина с момента t4, с выхода комбинационной логической схемы 5 на формирователь импульсов б подаетс сигнал, представл ющий собой инверсию фазы Б.If the trigger enters the 1z-ti time interval, T | rigger 4, which prohibits the setting (B1 trigger 1, starts from the moment t4, from the output of the combinational logic circuit 5, the pulse driver b is given phase B inversion
При поступлеини и.мпульса «Запуск в отрезок времени iz-U, когда фазы перекрываютс , начинают :сра батывать оба триггера 3 и 4. Поскольку Tpnrreipbi 3 и 4 охвачены взаимНЕ ми обратны.ми св з ми по входам установки «О и «Ь, то окончательно в состо ние «Ь устаиавливаетс только одни триггер, а другой принудительно возвращаетс в состо ние «О.When the pulse starts, the iz-u trigger, when the phases overlap, begin: trigger both triggers 3 and 4. Since Tpnrreipbi 3 and 4 are covered by reciprocal feedback through the inputs of the installation o and b then finally only one trigger is set to state “B”, and the other is forcibly returned to state “O.”
На фиг. 2, б приведеи случай, когда в состо ние «1 устанавливаетс триггер 4, а триггер 3 возвращаетс в исходное состо ние. Из диаграммы видно, что па вы.ходе триггера 3 возникает ложный сигнал, который не нроходит на выход комбинационной логической схемы 5, так как иа вер.хней схеме «И этой комбинационной логической схемы 5 в этот момент фазы А и Б имеют значение «1 и подде|рживают в течеине временн to-ts на выходе коМ:би1нащюнной логической схемы 5 состо ние «О. Начина с момента времени t иа форм ирователь импульсов 6 начинает поступать инверси фазы Б.FIG. 2, b the case is when trigger 4 is set to state 1, and trigger 3 is returned to the initial state. It can be seen from the diagram that a false signal arises at the output of trigger 3, which does not go to the output of the combinational logic circuit 5, since the vertex of the “And this combinational logic circuit 5” at this moment phases A and B have the value “1 and support in the temporal to-ts at the output of the comM: bi-wide logic circuit 5, the state “O. Starting from the moment of time t of the pulse generator 6, the inversion of phase B begins to arrive.
Пред м е т и з о б р е т е .и и PREPARATION AND RESULTS
Генератор тактовых импульсов, содержащий кварцевый генератор, выходы которого подключены к нервым входам первого и второго триггеров соответственно, схему управлени , выход котцрой соединен со вторым входом каждого триггера, а выходы трнггеров через комбинационную логическую схему подключены ко входу формировател импульсов , отличающийс тем, что, с целью повышени точиости распределени тактовых имнульсов по времени, выходы кварцевого генератора подключены к остальным входад-т комбинационной логической схемы, а один ив входов схемы управлени подключен к третьим входам каждого триггера.A clock pulse generator containing a crystal oscillator, the outputs of which are connected to the nerve inputs of the first and second triggers, respectively, the control circuit, the output of the controller is connected to the second input of each trigger, and the output of the trngers, through a combinational logic circuit, are connected to the input of the pulse generator, characterized in that in order to increase the accuracy of the clock clock distribution, the outputs of the quartz oscillator are connected to the rest of the inputs of the combinational logic circuit, and one of the inputs with control emy connected to third inputs of each flip-flop.
JuTi/.-.rJuTi / .-. R
CrncnCrncn
( В( AT
3oir}3oir}
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1925857A SU467453A1 (en) | 1973-05-25 | 1973-05-25 | Clock Generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1925857A SU467453A1 (en) | 1973-05-25 | 1973-05-25 | Clock Generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU467453A1 true SU467453A1 (en) | 1975-04-15 |
Family
ID=20554766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1925857A SU467453A1 (en) | 1973-05-25 | 1973-05-25 | Clock Generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU467453A1 (en) |
-
1973
- 1973-05-25 SU SU1925857A patent/SU467453A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3515997A (en) | Circuit serving for detecting the synchronism between two frequencies | |
SU467453A1 (en) | Clock Generator | |
SU536592A1 (en) | Pulse Sequence Generator | |
SU497718A1 (en) | Device for generating pseudo-random signals of complex structure | |
SU1515338A2 (en) | Rocking frequency oscillator | |
SU487462A1 (en) | Frequency multiplier | |
SU1370748A2 (en) | Pulse duration shaper | |
SU499654A1 (en) | Clock Generator | |
SU504298A1 (en) | Pulse shaper | |
SU790183A1 (en) | Pulse generator | |
SU691771A2 (en) | Digital frequency meter | |
SU1735952A1 (en) | Shaft-code turning angle converter | |
SU409145A1 (en) | FREQUENCY DEFAULT INDICATOR | |
SU1437956A1 (en) | Variable master generator for thyristor inverter | |
SU531246A1 (en) | Frequency synthesizer | |
SU1223218A1 (en) | Device for generating pulses | |
SU819946A1 (en) | Measuring converter | |
SU987622A1 (en) | Frequency multiplier | |
SU421132A1 (en) | DIVIDER WITH VARIABLE COEFFICIENT DIVISION | |
SU481133A1 (en) | Current to pulse frequency converter | |
SU822373A1 (en) | Signal generator | |
SU446842A1 (en) | Device for generating a measurement interval for digital frequency meters | |
SU813682A1 (en) | Frequency manipulator | |
SU569001A1 (en) | Controlled digital frequency divider for phase-wise automatic frequency adjustment system | |
SU553737A1 (en) | Sync device |