SU1487052A1 - Computer/system trunk interface - Google Patents

Description

Изобретение относится к вычислительной технике^- и может быть использовано в классах программированногоThe invention relates to computing ^- and can be used in classes of programmed

22

обучения для объединения всех ЭВМ класса в локальную вычислительную сеть. Целью изобретения является упрощение устройства и расширение функциональных возможностей за счет унификации обмена информацией. Устройство содержит буферный регистр 1, дешифратор 2 команд, дешифратор 3 адреса, дешифратор 4 состояния, одновибратор 5, формирователь 6 импульсов, первый шинный формирователь 7, узел 8 выделения информации, блок 9 управлений, коммутатор 10, второй шинный формирователь 11, задатчик 12.адреса, регистр 13 адреса, генератор 14 импульсов. Устройство обеспечивает связь между ЭВМ по локальной вычислительной сети, 1 з.п. ф-лы, 3 ил.learning to integrate all computer class in a local area network. The aim of the invention is to simplify the device and the expansion of functionality due to the unification of information exchange. The device contains a buffer register 1, decoder 2 commands, address decoder 3, state decoder 4, one-shot 5, pulse shaper 6, first bus driver 7, information extraction unit 8, control unit 9, switch 10, second bus driver 11, unit 12. address, register 13 addresses, the generator 14 pulses. The device provides communication between computers over a local computer network, 1 hp. f-ly, 3 ill.

§!§!

Фиг.11

33

14870521487052

4four

Изобретение относится к вычислительной технике и может быть использовано в классах программированного обучения для объединения всех ЭВМ класса в локальную вычислительную сеть.The invention relates to computing and can be used in classes of programmed learning to integrate all computers of a class into a local area network.

Цель изобретения - упрощение устройства и расширение функциональных возможностей путем унификации обмена информацией.The purpose of the invention is to simplify the device and enhance functionality by unifying the exchange of information.

На фиг. 1 представлена блок-схема устройства; на фиг.2_- .схема блока управления; на фиг^ .3 - схема узла выделения информации.FIG. 1 is a block diagram of the device; Fig.2_-. Scheme of the control unit; in FIG. 3, a diagram of the information allocation unit.

Устройство содержит (фиг,1) буферный регистр 1, дешифратор 2 команд, дешифратор 3 адреса, дешифратор 4 состояния, одновибратор 5,· формирователь 6 импульсов,первый шинный формирователь 7, узел 8 выделения информации, блок 9 управления, коммутатор 10, второй шинный формирователь 11, задатчик 12 адреса, регистр 13 адреса и генератор 14 импульсов.The device contains (FIG. 1) buffer register 1, decoder 2 commands, address decoder 3, state decoder 4, one-shot 5, • pulse generator 6, first bus driver 7, information extraction unit 8, control unit 9, switch 10, second bus the driver 11, the unit 12 addresses, the address register 13 and the generator 14 pulses.

Блок 9 управления образуют (фиг.2) счетчик 15,..с первого по пятый элементы И 16-20, .'первый и второй элементы ИЛИ 21 и 22 и„триггер 23.The control unit 9 constitutes (FIG. 2) the counter 15, .. from the first to the fifth elements AND 16-20, the first and second elements OR 21 and 22 and the trigger 23.

Узел 8 выделения информации включает (фиг.З) счетчик 24, элемент 25 задержки, триггер 26, элемент ИЛИ 27 и элемент И 28.The information extraction unit 8 includes (FIG. 3) a counter 24, a delay element 25, a trigger 26, an OR element 27, and an AND 28 element.

Устройство работает следующим образом.The device works as follows.

Информация, сигналы запроса на захват магистрали и готовности к приему передаются по одному проводу магистрали. Информация передается методом широтно-импульсной модуляции. Сигнал готовности к приему от ведомой ЭВМ . передается в межбайтовом промежутке, а сигнал захвата магистрали может быть передан в том случае, если магистраль свободна (информационные и , другие сигналы отсутствуют в магистрали определенное время).Information, signals of request for seizure of the main line and readiness for reception are transmitted over one main line wire. Information is transmitted by the method of pulse width modulation. Signal ready to receive from the slave computer. transmitted in the inter-byte gap, and the signal to capture the trunk can be transmitted if the trunk is free (information and other signals are not in the trunk for a certain time).

ЭВМ, которой необходимо произвести обмен С другой ЭВМ, выставляет в магистраль импульс запроса на захват шины. Импульс запроса вырабатывается блоком 9 управления только в том случае, если сигнал на выходе одновибратора 5 соответствует "0”, в противном случае запрос запоминается в блоке 9 управления.A computer that needs to be exchanged with another computer exposes the impulse of a request to seize the tire to the trunk. The impulse request is generated by the control unit 9 only if the signal at the output of the one-shot 5 corresponds to "0", otherwise the request is stored in the control block 9.

Задающий генератор 14 запускается по импульсу запроса на захват шин и . выдает в магистраль серию из восьмиThe master oscillator 14 is triggered by a pulse request to capture the tires and. gives out to the trunk a series of eight

импульсов. Длительность импульсов из серии, выдаваемой генератором 14, всегда соответствует состоянию ”0". Выходной шинный формирователь 11 открывается по переднему фронту синхроимпульса, и, если уровень передаваемого в магистраль сигнала соответствует. "1", происходит увеличение длительности синхроимпульса до соответствующей "1". Сигнал на выходе выходного шинного формирователя 11 можно записать следующим образом: ИНФ,= СИ + ВНУТ.ЙНФ., где знак "+" означает операцию логического сложения.pulses. The duration of the pulses from the series generated by the generator 14 always corresponds to the state "0". The output bus driver 11 opens on the leading edge of the clock pulse, and if the signal level transmitted to the bus corresponds to "1", the duration of the clock pulse increases to the corresponding "1". The signal at the output of the output bus driver 11 can be written as follows: INF, = SI + VNUT.YNF., Where the sign "+" means the operation of logical addition.

По первой серии синхроимпульсов устройство сопряжения, которое выставило запрос на захват шин, открывает коммутатор 10 и в магистраль передается информация - адрес ЭВМ из регистра 13 адреса. Та же информация поступает из магистрали в буферный регистр 1, и происходит сравнение полученной информации с собственным адресом. Если адрес совпал, то ЭВМ захватила шину и может начинать цикл обмена с любой другой ЭВМ в следующей последовательности: передается адрес ЭВМ-приемника, а затем необходимое количество байтов информации.In the first series of clock pulses, the interface device, which placed a request for bus capture, opens switch 10 and information is transmitted to the trunk — the computer address from register 13 of the address. The same information comes from the trunk to the buffer register 1, and the obtained information is compared with its own address. If the address matches, the computer captures the bus and can start the exchange cycle with any other computer in the following sequence: the address of the computer-receiver is transmitted, and then the required number of bytes of information.

В противном случае (адрес не совпал с собственным) ЭВМожидает следующего освобождения шины для инициирования операции захвата шины. ЭВМ-приемник подтверждает прием каждого байта импульсом ''Готовность к приему", который передается в межбайтовом промежутке и инициирует выдачу следующей серии синхроимпульсов.Otherwise (the address did not coincide with its own), the EV may wait for the next release of the bus to initiate a bus capture operation. The computer receiver confirms the reception of each byte with a “Ready to receive” pulse, which is transmitted in the inter-byte gap and initiates the issuance of the next series of clock pulses.

Цикл обмена считается законченным в том случае, если ведущая ЭВМ прекратила передачу информации или ведомая ЭВМ прекратила прием информации (перестали выдавать сигналы "Готовность к приему").The exchange cycle is considered complete if the host computer has stopped transmitting information or the slave computer has stopped receiving information (it has stopped issuing "Ready to receive" signals).

После этого любая из ЭВМ сети может начать операцию захвата шины. Таким образом, любой цикл обмена состоит из двух служебных байтов: первый байт - адрес ЭВМ, захватившей магистраль, второй байт - адрес ЭВМприемника (или группы ЭВМ ), и некоторого количества информационных байтов. Блок информационных байтов может быть любой длины. Естественные.ограничения длины блока данных определяются из условия надежности. При длине блока данных, равной 256 байт,After that, any of the computer network can start a bus capture operation. Thus, any exchange cycle consists of two service bytes: the first byte is the address of the computer that captures the highway, the second byte is the address of the computer's receiver (or computer group), and a certain number of information bytes. A block of information bytes can be of any length. Natural restrictions on the length of the data block are determined from the condition of reliability. With a data block length of 256 bytes,

5five

14870521487052

служебные операции занимают менее 1% времени использования магистрали.service operations take less than 1% of the time the trunk is used.

Информация с магистрали поступает на входной шинный формирователь 7, с выхода которого информация подается на узел 8 выделения информации. Схемы узла 8 устанавливаются в исходное состояние сигналом "Конец байта" с формирователя 6 импульсов или сигна- ю лом "Свободно" с выхода одновибратора 5. Первый импульс всегда пропускается узлом 8 выделения информации (не считается информационным), так как он является либо импульсом запро- 15 са на захват магистрали, либо импульсом готовности ЭВМ-приемника.Information from the highway enters the input bus driver 7, from the output of which information is fed to the node 8 of the allocation of information. Node 8 diagrams are reset to the initial state by the “End of Byte” signal from the shaper of 6 pulses or the “Free” signal from the output of the one-shot 5. The first pulse is always passed by the information extraction node 8 (not considered informational), since it is either a request pulse - 15 sa on the seizure of the highway, or the readiness of the computer-receiver.

Формирователь 6 импульсов по каждому положительному фронту импульсов синхронизации данных вырабатывает 20 широтно-импульсные сигналы "0", синхронизации и "1", которые поступают на входы блока 9 управления. Кроме того, формирователь 6 импульсов нарабатывает сигналы "Конец байта" 25The shaper 6 pulses on each positive edge of the data synchronization pulses generates 20 pulse-width signals "0", synchronization and "1", which are fed to the inputs of the control unit 9. In addition, the shaper of 6 pulses generates signals "End of Byte" 25

и "Номер байта", которые используются в блоке 9 управления для определения необходимых . действий.and "Byte number", which are used in control block 9 to determine the necessary. action.

Данные с выхода узла 8 выделения 30 информации поступают на вход буферного регистра 1 и записываются в него с помощью синхроимпульсов, поступающих с блока 9 управления. Запись и считывание информации из ЭВМ проис- 35 ходят через параллельные входы и выходы буферного регистра 1 по входной и выходной шинам данных. Два старших разряда второго байта обмена являются кодом команды и дешифрируют- 40 ся на дешифраторе 2 команд. Пятый и шестой разряды второго байта являются указателями вида операции (инди- ι видуальная или групповая). "Г’¹ в шестом разряде означает независимо 45 от адреса, находящегося в младших четырех разрядах второго байта, что в обмене участвуют ЭВМ с адресами с восьмого по шестнадцатый. Аналогично "1" в пятом разряде определяет 50 групповую операцию для ЭВМ с младшими адресами. Разряды с первого по шестой дешифрируются в дешифраторе 3 адреса. Состояние выходов дешифраторов 2 и 3 команд и адреса регистри- 55 руется в дешифраторе 4 состояний по сигналу "Конец байта", который поступает с формирователя 6 импульсов че-.. рез блок 9 управления.The data from the output of the node 8 of the allocation of 30 information is fed to the input of the buffer register 1 and written to it using the clock pulses coming from the block 9 of the control. The recording and reading of information from a computer takes place through the parallel inputs and outputs of buffer register 1 on the input and output data buses. The two most significant bits of the second byte of the exchange are the command code and are decrypted 40 on the decoder of 2 commands. The fifth and sixth digits of the second byte are indications of the type of operation (individual or group). "G ' ¹ in the sixth digit means, independently of 45, from the address in the lower four bits of the second byte, that computers with addresses from the eighth to the sixteenth participate in the exchange. Similarly," 1 "in the fifth digit defines 50 group operations for computers with lower addresses. The digits from the first to the sixth are decoded in the address decoder 3. The status of the outputs of the decoders 2 and 3 of the commands and addresses is registered in the decoder of 4 states by the "End of byte" signal that comes from the driver 6 pulses through the control unit 9.

Состояние дешифратора 4 фиксируется по окончании второго байта и сохраняется в течение рсего цикла обмена. В исходное состояние все схемы устанавливаются сигналом "Свободно" с выхода одновибратора 5. Коммутатор 10 управляется с помощью сигналов с блока 9 управления.The state of the decoder 4 is fixed at the end of the second byte and stored for the entire exchange cycle. All circuits are reset to the initial state by the “Free” signal from the output of the one-shot 5. Switch 10 is controlled by signals from control unit 9.

Claims (2)

Формула изобретенияClaim 1. Устройство для сопряжения ЭВМ с магистралью системы," содержащее группу блоков связи с магистралью, информационный вход-выход каждого из которых является входом-выходом устройства для соединения с информационной шиной магистрали, информационный1. Device for interfacing a computer with a system backbone, "containing a group of communication units with a backbone, the information input-output of each of which is the input-output of the device for connecting to the information bus of the backbone, information • вход, информационный выход и управ-’ ляющий вход ΐ-го блока связи с магистралью группы (ϊ=1,Ν, где N - число сопрягаемых ЭВМ) являются входами и выходами устройства для соединения соответственно с информационным выходам, информационным входом и управляющим выходом ί-й ЭВМ, причем каждый блок связи с магистралью группы содержит блок управления, первый, второй шинные формирователи, регистр адреса и формирователь импульсов, при-, чем в каждом блоке связи с магистралью группа входов синхронизации блока управления соединена с группой• the input, information output and control- ing input of the ΐ-th communication block with the group trunk (ϊ = 1,, where N is the number of mating computers) are the inputs and outputs of the device for connecting respectively the information outputs, the information input and the control output ί-th computer, each communication unit with the trunk group contains a control unit, the first, second bus drivers, address register and pulse generator, in each communication unit with the trunk, a group of synchronization inputs of the control unit is connected to the group -управляющих входов блока связи с магистралью, вход первого шинного формирователя и выход второго шинного формирователя соединены с информационным входом-выходом блока связи с магистралью, отличающеес я тем, что, с целью упрощения устройства и расширения функциональных возможностей за счет унификации обмена информацией, в каждый блок связи с магистралью введен одновцбратор, задатчик адреса, узел выделения информации, генератор импульсов, коммутатор, буферный регистр., дешифратор команд, дешифратор адреса и дешифратор состояния, причем в каждом блоке ₄связи с магистралью группы выход первого шинного формирователя соединен с информационным входом узла выделения информации, первый, второй выходы которого соединены соответственно с входом синхронизации буферного регистра и с входом формирователя импульсов, выход первого шинного формирователя соединен с входом одновиб7-control inputs of the communication unit with the highway, the input of the first bus driver and the output of the second bus driver are connected to the information input / output of the communication unit with the highway, in order to simplify the device and extend the functionality due to the unification of information exchange, each the communication unit with the trunk is entered in a single register, address setter, information extraction unit, pulse generator, switchboard, buffer register, command decoder, address decoder, and state decoder, in each communication unit ₄ with the group trunk, the output of the first bus driver is connected to the information input of the information extraction unit, the first and second outputs of which are connected respectively to the synchronization input of the buffer register and to the input of the pulse driver, the output of the first bus driver is connected to the single input 7 14870521487052 8eight ратора, первый, второй выходы которого соедийены соответственно с установочным входом узла выделения информации и с входом состояния магистрали блока управления, первый, второй выходы формирователя импульсов соединены соответственно с входом сброса узла выделения информации и с входом побайтной синхронизации блока управления, вход синхронизации адреса которого соединен с выходом дешифратора состояния, первый, второй выходы блока управления соединены соответственно с входами разрешения записи и разрешения сдвига буферного регистра, третий, четвертый, пятый выходы блока управления соединены соответственно с первым входом дешифратор-а состояния, с управляющим входом ком- 20 мутдтора и с входом синхронизации регистра адреса, информационный вход и выход которого соединены соответственно с выходом задатчика адреса и с первым информационным входом ком- {5 мутатора, второй информационный вход и вход синхронизации которого соединены соответственно с первым информационным выходом буферного регистра и с выходом генератора импульсов, , выход коммутатора соединен с входом второго шинного формирователя, информационный вход, второй, третий и четвертый информационные выходы буферного регистра соединены соответственно с информационным входом и выходом блока связи с магистралью, с входами дешифратора команд и дешифратора адреса, второй, третий входы дешифратора состояния соединены соответственно с выходами дешифратора команд и дешифратора адреса, причем узел выделения информации содержит счетчик, элемент И, элемент ИЛИ, элемент задержки и триггер, причем в дд блоке выделения информации информационный вход узла выделения информации соединен с входами синхронизации счетчика и триггера и через элемент задержки с первым входом элемента И, выход которого соединен с первым выходом узла выделения информации, установочный вход и вход сброса узла выделения информации соединены сRATOR, the first, the second outputs of which are connected respectively to the installation input of the information extraction unit and the state input of the control unit main line, the first, second outputs of the pulse shaper are connected respectively to the reset input of the information extraction unit and the input byte synchronization control unit, the input address synchronization of which is connected with the output of the state decoder, the first, second outputs of the control unit are connected respectively to the inputs of recording resolution and resolution of the shift register buffer, the third, fourth, and fifth outputs of the control unit are connected respectively to the first input of the state decoder, to the control input of the commander and to the synchronization input of the address register, the information input and output of which are connected respectively to the output of the address setter and {5 mutator, the second information input and the synchronization input of which are connected respectively to the first information output of the buffer register and to the output of the pulse generator, the output of the switch is connected to the input v The bus driver, information input, the second, third and fourth information outputs of the buffer register are connected respectively to the information input and output of the communication unit to the highway, to the inputs of the command decoder and address decoder, the second and third inputs of the state decoder are connected respectively to the outputs of the command decoder and decoder addresses, where the information extraction node contains a counter, an AND element, an OR element, a delay element and a trigger; moreover, in the dd information extraction block information input nodes and allocation information is coupled to inputs of a synchronization counter and the flip-flop and through a delay element to the first input AND gate whose output is connected to the first output node allocation information, setup input node and input information extraction connected to reset входами сброса счетчика и триггера соответственно, выходы с первого по четвертый разрядов счетчика соединены с входами с первого по четвертый элемента ИЛИ,выход которого подключен к информационному входу триггера, выход которого соединен с вторым входом элемента И, выходы первого и четвертого разрядов счетчика соединены с вторым выходом узла выделения информации,the reset inputs of the counter and the trigger, respectively, the outputs from the first to the fourth digit of the counter are connected to the inputs from the first to the fourth OR element, the output of which is connected to the information input of the trigger, the output of which is connected to the second input of the And element, the outputs of the first and fourth digits of the counter are connected to the second output node selection of information 2. Устройство по п,1., отличающееся тем, что блок управления содержит счетчик, триггер, с первого по пятый элементы И и первый, второй элементы ИЛИ, причем вход побайтной синхронизации блока соединен с входом синхронизации счетчика и с первым входом первого элемента И, второй вход которого соединен с входом синхронизации адреса блока, первый, второй входы группы входов синхронизации блока соединены с первыми входами второго, третьего элементов И соответственно, инверсный выход второго элемента И соединен с вторым входом третьего элемента И, выходы второго, третьего элементов И соединены с первым, вторым выходами блока соответственно, выход счетчика соединен с входом первого элемента ИЛИ, инверсный выход которого соединен с третьим входом первого элемента И и с третьим выходом блока, прямой выход первого элемента ИЛИ соединен с вторым входом второго элемента И, вход состояния магистрали блока соединен с первым входом четвертого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом первого элемента И и с четвертым выходом блока, третий вход группы входов синхронизации блока соединен со счетным входом триггера и с первым входом пятого элемента И, второй вход и выход последнего соединены соответственно с шиной нулевого потенциала устройства и с пятым выходом блока, выход триггера соединен с вторым входом четвертого элемента И.2. The device according to claim 1, characterized in that the control unit contains a counter, a trigger, the first to fifth elements of AND, and the first, second elements of OR, and the input byte-by-sync block is connected to the synchronization input of the counter and the first input of the first element AND whose second input is connected to the synchronization input of the block address, the first, second inputs of the group of synchronization inputs of the block are connected to the first inputs of the second, third And elements, respectively, the inverse output of the second And element is connected to the second input of the third And element, the outputs of the second, third elements And connected to the first, second outputs of the block, respectively, the output of the counter is connected to the input of the first element OR, the inverse output of which is connected to the third input of the first element And and the third output of the block, the direct output of the first element OR is connected to the second input of the second element AND, the state input of the block is connected to the first input of the fourth element AND, the output of which is connected to the first input of the second element OR, the second input and output of which are connected respectively to the output of the first el And with the fourth output of the block, the third input of the group of synchronization inputs of the block is connected to the counting input of the trigger and the first input of the fifth element And, the second input and output of the last are connected respectively to the zero potential bus of the device and the fifth output of the block, the output of the trigger is connected to the second the input of the fourth element I. 14870521487052 14870521487052 фи&Зfi & w