SU1322321A1 - Interface for linking peripheral device with digital computer - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано при построении вычислительных систем дл  сопр жени  внешних устройств с ЦВМ, Целью изобретени   вл етс  сокращение оборудовани  за счет уменьшени  линий св эи между внешними устройствами и ЦВМ. Устройство содержит генератор 1 синхроимпульсов, К блоков 5, 6, 7 формировани  адреса, дешифратор 8, одновибратор 9. 1с и 1 Э.П. ф-ЛЫ, З.Ш1. :. с цопThe invention relates to the field of computer technology and can be used in the construction of computer systems for interfacing external devices with digital computers. The aim of the invention is to reduce equipment by reducing communication lines between external devices and digital computers. The device contains a generator of 1 sync pulses, K blocks 5, 6, 7 of the formation of the address, a decoder 8, a one-shot 9. 1c and 1 EP f-ly, Z.SH1. :. from ass

Description

1322321 1322321

Изобретение относитс  к вычислительной технике и может быть использовано при построении вычислительных систем дл  сопр жени  внешних уст1 ройств (ВУ) с ЦВМ.The invention relates to computing and can be used in the construction of computing systems for interfacing external devices (WU) with a digital computer.

Цель изобретени  - сокращение обо- рудопани  в устройстве за счет уменьшени  линий св зи между ВУ и ЦВМ.The purpose of the invention is to reduce the equipment in the device by reducing the communication lines between the slave and the digital computer.

На фиг,1 представлена схема устрой-IQ ства дл  сопр жени  ВУ с ЦВМ; на фиг.. - схема блока формировани  адреса; на фиг.З - временна  диаграмма работы устройства дл  сопр жени  ВУ и ЦВМ.15Fig. 1 shows a device-IQ scheme for interfaced VU with a digital computer; Fig .. is a block diagram of the formation of the address; FIG. 3 is a timing diagram of the operation of the device for interfacing VU and TsVM.15

Устройство дл  сопр жени  ВУ с ЦВМ (фиг.1) содержит генератор 1 синхроимпульсов , внешние устройства 2-А, блоки 5-7 формировани  адреса, дешифратор 8, одновибратор 9, шину 10 опроса , шину 11 сброса, группу шин 12 ввода-вывода, группу шин 13 внешнего устройства.The device for interfacing a VU with a digital computer (Fig. 1) contains a generator 1 clock pulses, external devices 2-A, address generation blocks 5-7, a decoder 8, a single vibrator 9, a polling bus 10, a reset bus 11, an I / O bus group 12 , a group of tires 13 external device.

Блоки 5-7 формировани  адресаBlocks 5-7 formation of the address

хрО1тмпульсоп поступает нп вход узла 1 сравнени  кодов, на вторую группу иходои которого поступает код с группы шин 12.hrO1 pulse is received from the input of the code comparison node 1, the second group of which receives the code from the group of tires 12.

Узел 14 сравнени  кодов сравнивает поступившие на его входы коды и при выполнении неравенства Л В, где Л - код с выхода ВУ, а В - код на группе шин 12, на шине 26 вырабатываетс  сигнал положительной пол рности.The code comparison node 14 compares the codes received at its inputs and when the inequality is fulfilled, L B, where L is the code from the output of the slave and B is the code on the bus group 12, a positive polarity signal is generated on bus 26.

Поскольку в начальный момент времени на группе шин 12 установлен код 0.0.0, то код приоритета ВУ2 независимо от его приоритета всегда больше 000, и, следовательно, на выходнойSince at the initial moment of time, the code 12.0 is set to 0.0.0, the priority code VU2, regardless of its priority, is always greater than 000, and therefore, on the output

2020

шине 26 по вл етс  сигнал положительной пол рности, который передним фронтом строба, задержанным на элементе 24 задержки, фиксируетс  триггером 23. Цотенциалом с един1тчного выхода триггера 23 через злементы И 18-20 и магистраль 1ые усилители 15-1/ код приоритета БУ 2 выдаетс  на группуbus 26, a positive polarity signal appears, which is detected by the leading edge of the strobe delayed on the delay element 24 by trigger 23. The potential from the single output of trigger 23 via elements 18-20 and trunk 1st amplifiers 15-1 / priority code BU 2 is issued per group

(фиг.2) содержат узел 14 сравнени  ко- 5 шин 12.(FIG. 2) contain an assembly 14 for comparison of tires 5.

дов, группу магистральньп усилителей Одновибратором 21 из заднего фрон15-17 , группу элементов И 18-20, од- новибраторы 21 и 22, триггер 23, элемент 24 задержки и элемент ИЕ-ИЛИ 25.Dov, a group of main amplifiers with a single-shot 21 from the rear front 15–17, a group of elements 18-20, a single-oscillator 21 and 22, a trigger 23, a delay element 24 and an IE-OR element 25.

Устройство работает следующим образом .The device works as follows.

Внешним устройствам 2-4 присваиваютс  номера в соответствии с их приоритетами . ВУ размещаютс  в вычислительной системе произвольно в зависимости от требований компановки системы и независимо от приоритета ВУ. После включени  питани  триггеры 23 бло- ков 5-7 формировани  адреса устанавливаютс  в нулевое состо ние. Цепь установки триггеров 23 в исходное состо ние при включении питани  не показана.External devices 2-4 are assigned numbers according to their priorities. The slaves are placed in the computing system arbitrarily, depending on the requirements of the system layout and regardless of the priority of the slave. After the power is turned on, the triggers 23 of the address formation blocks 5-7 are set to the zero state. The circuit for setting the flip-flops 23 to its initial state upon power-up is not shown.

На временной диаграмме работы устройства (фиг.З) условно прин то, что уровни приоритета распределены в пор дке возрастани  приоритетов следующим образом: ВУ 3 ВУ 4. Соответственно кодир тотс  приоритеты внешних устройств. Например: ВУ2-100, ВУЗ-110, ВУ4-010.In the time diagram of the operation of the device (Fig. 3), it is conditionally assumed that the priority levels are distributed in order of increasing priorities as follows: WU 3 WU 4. Accordingly, the priorities of external devices are encoded. For example: VU2-100, VUZ-110, VU4-010.

Генератором 1 с шхрога 1пульсов формируетс  строб, поступающий на вход ВУ 2, который при наличии запроса на прерывание программы ЦВМ или запроса дл  передачи слова информации подает на группу входов блока 5 формировани  адреса код своего номера. Одновременно строб с выхода генератора 1 синхрО1тмпульсоп поступает нп вход узла 1 сравнени  кодов, на вторую группу иходои которого поступает код с группы шин 12.Generator 1 from shchroga 1pulsov forms a gate arriving at the input of WU 2, which, if there is a request to interrupt the DVM program or request to transmit a word of information, feeds the code of its number to the input group of the address generation unit 5. At the same time, the strobe from the generator 1 sync O1 pulse output enters the input of the code comparison node 1, to the second group and the code from the bus group 12.

Узел 14 сравнени  кодов сравнивает поступившие на его входы коды и при выполнении неравенства Л В, где Л - код с выхода ВУ, а В - код на группе шин 12, на шине 26 вырабатываетс  сигнал положительной пол рности.The code comparison node 14 compares the codes received at its inputs and when the inequality is fulfilled, L B, where L is the code from the output of the slave and B is the code on the bus group 12, a positive polarity signal is generated on bus 26.

Поскольку в начальный момент времени на группе шин 12 установлен код 0.0.0, то код приоритета ВУ2 независимо от его приоритета всегда больше 000, и, следовательно, на выходнойSince at the initial moment of time, the code 12.0 is set to 0.0.0, the priority code VU2, regardless of its priority, is always greater than 000, and therefore, on the output

5five

00

та строба, поступающего на его вход, формируетс  новый строб, по длительности равный стробу генератора син- 0 хроимпульсов. Строб, сформированный в одновибраторе 21, поступает на входы ВУ 3,и блока формировател  адреса. Так как условно прин то, что приоритет ВУ 3 выше, чем приоритет ВУ 2, в результате сравнени  на выходе узла 14 сравнени  блока 6 форм1фуетс  высокий уровень потенциала, который фиксируетс  триггером 23.This strobe arriving at its entrance forms a new strobe, equal in duration to the strobe of the synoptic generator. The gate formed in the one-shot 21, is fed to the inputs of the WU 3, and the block address generator. Since it is conditionally accepted that the priority of the high voltage switch 3 is higher than that of the low voltage switch 2, the result of the comparison at the output of the comparison node 14 of the block 6 is a high potential level, which is detected by the trigger 23.

Потенциалом с нулевого выхода триггера 23 через элемент ИЛИ 25 по шине 11 осуществл етс  сброс триггера 23 в блоке 5 анализа ВУ 2, и при этом сн1п-1аетс  с группы шин 12 код приоритета ВУ 2.The potential from the zero output of the trigger 23 through the OR 25 element via the bus 11 causes the trigger 23 to be reset in the WU 2 analysis unit 5, and the sn1n-1 is reset from the bus group 12 to the WU 2 priority code.

Одновременно потенциалом с единичного выхода триггера 23 через элемен- ,ты И 18-20 и магистральные усилители 15-17 код приоритета ВУ 3 выдаетс  на группу шин 12.At the same time, the potential from the single output of the trigger 23 through the elements, AND 18-20 and the main amplifiers 15-17, the priority code WU 3 is issued to the group of tires 12.

Подобным образом производитс  последовательный анализ уровн  приори- тетов всех ВУ, причем, если в процессе последовательного анализа обнаруживаетс  ВУ с более высоким приоритетом , сигналом на шине 11 производитс  отключение ранее выведенного на группу шин 12 кода приоритета ВУ, и после анализа кодов в блоке 7 формировани  адреса на входе дешифратора 8 остает5In this way, a sequential analysis of the priority levels of all WUs is performed, and if a WU with a higher priority is detected during the sequential analysis, the signal on bus 11 disables the WU priority code previously displayed on the busbar 12 group, and after analyzing the codes in block 7 addresses at the input of the decoder 8 remains5

00

33

с  код приоритета ВУ, имеющего пысши приоритет.with the priority code of the slave having a pysci priority.

С выхода одновибратора 1 блока 7 формировани  адреса строб поступает на вход дешифратора 8, где с его помощью осуществл етс  дешифраци  кода внешнего запроса. Из заднего фронта этого строба в одновибраторе 9 формируетс  сигнал, которым осуществл етс приведение всего устройства в исходное состо ние.From the output of the one-shot 1 unit 7 of the address generation, the strobe is fed to the input of the decoder 8, where it is used to decrypt the external request code. From the falling edge of this strobe in the one-shot 9, a signal is generated, which is used to bring the entire device to the initial state.

Claims (2)

1. Устройство дл  сопр жени  внешних устройств с ЦВМ, содержащее генератор синхроимпульсов, первый блок формировани  адреса, отличающеес  тем, что, с целью сокра- .щени  оборудовани , в него введены (К-1) блоков формировани  адреса, (где К - число внешних устройств), дешифратор, одновибратор, причем выход генератора синхроимпульсов соединен с синхровходом первого блока формировани  адреса и  вл етс  первым синхровыходом устройства дл  подключени  к синхровходу первого внешнего устройства, синхровыход i-ro блока формировани  адреса i - (1,К-1) соединен с синхровходом (i+1)-ro блока формировани  адреса и  вл етс  (i+1)-M синхровыходом устройства дл  подключени  к синхровходу (i+1)-ro внешнего устройства, группа кодовых входов 1-го блока формировани  адреса (i 1,К) образует i-ю группу входов устройства дл  подключени  к группе кодовых выходов i-ro внешнего устройства, группа выходов дешифратора образует группу выходов запроса устройства дл  подключени  к группе входов запросов ЦВМ, при этом группа информационных входов дешифратора соединена с группами кодовых входов- выходов К блоков формировани  адреса синхровыход К-го блока формировани 1. A device for interfacing an external device with a digital computer, comprising a clock generator, a first address generation unit, characterized in that, in order to reduce the equipment, (K-1) address formation units are entered into it (where K is the number external devices), a decoder, a one-shot, and the output of the sync pulse generator is connected to the sync input of the first address generation unit and is the first sync output of the device for connection to the sync input of the first external device, i-ro address generation unit of the i address generating unit (1, K-1) It is connected with the sync input (i + 1) -ro of the address generation unit and is the (i + 1) -M sync output of the device to be connected to the sync input (i + 1) -ro of the external device, group of code inputs of the 1st address formation unit (i 1, K) forms the i-th group of device inputs for connecting to the i-ro code output group of an external device, the decoder output group forms a device request output group for connecting to a digital computer request input group, and the group of information inputs of the decoder is connected to code input groups - exits to form blocks addressing the sync output of the K-th block forming 00 5five 22 00 5five 00 5five 00 5five 321 321 алресп соедипси с сиихропходоь) лрпшф- ратора и входом одпопибратор , пыход которого соедипрн с устлиопочмым рхп- дом К-го блока формироплми  лдре-гл, установочный вход i-ro блока формировани  адреса i (1,К-О соединен с установочным выходом (i + U-ro блока формировани  адреса.alresp connection with the siichrophod) lrpshfratora and the entrance one, the pyphod of which is connected with the utilitarian power of the k-th block formiroplumi ldre-hl, the installation input i-ro of the block forming the address i (1, K-O is connected to the installation output (i + U-ro address formation block. 2. Устройство по п.1, о т л и ч а- ю щ е е с   тем, что блок формировани  адреса содержит узел сравнени  кодов, группу магистральных усилителей , группу элементов И, триггер, ле- мент. НЕ-ИЛИ, элемент задержки, два одновибратора, при этом первые входы элементов И группы соединены с первой группой входов узла сравнени  кодов и образуют группу кодовых входов блока формировани  адреса, выходы магистральных усилителей группы соединены с второй группой входов узла сравнени  кодов и образуют группу ко- довых входов-выходов блока формировани  адреса, синхровход узла сравнени  кодов соединен с входами первого одновибратора и элемента задержки и  вл етс  синхровходом блока формировани  адреса, выход первого одновибратора  вл етс  синхровходом блока формировани  адр еса, выход элемента НЕ-ИЛИ  вл етс  установочным выходом блока формировани  адреса, вход второго одновибратора соединен, с первым входом элемента НЕ-ИЛИ и  вл етс  установочным входом блока формировани  адреса, при этом в блоке формировани  адреса информационные входы магистральных усилителей группы соединены с выходами элементов И группы, вторые входы которых соединены с единичным выходом триггера, нулевой выход, нулевой вход, информационный вход и синхровход которого соединены с вторым входом элемента НЕ-ИЛИ, с выходом второго одновибратора, с выходом узла сравнени  кодов, с выходом элемента задержки соответственно.2. The device according to claim 1, of which is that the address generation unit contains a code comparison node, a group of trunk amplifiers, a group of elements AND, a trigger, a loop. NON-OR, a delay element, two one-shot, while the first inputs of the elements AND groups are connected to the first group of inputs of the code comparison node and form the group of code inputs of the address forming unit; the outputs of the group's main amplifiers are connected to the second group of inputs of the code comparison node and form - the common inputs / outputs of the address shaping unit; the synchronous input of the code comparison node is connected to the inputs of the first one-oscillator and the delay element and is the synchronous input of the address generation unit; the output of the first one-oscillator is the synchronization input of the address formation unit, the output of the NOT-OR element is the installation output of the address generation unit, the input of the second one-vibrator is connected to the first input of the NOT-OR element and is the installation input of the address generation unit, while the information inputs are in the address generation unit The main amplifiers of the group are connected to the outputs of elements AND groups, the second inputs of which are connected to the single output of the trigger, zero output, zero input, the information input and the synchronous input of which are connected to the second The input element is NOT-OR, with the output of the second one-shot, with the output of the code comparison node, with the output of the delay element, respectively. fOfO 10ten