SU1481832A1 - Digital data transmitter/receiver - Google Patents
Digital data transmitter/receiver Download PDFInfo
- Publication number
- SU1481832A1 SU1481832A1 SU874336849A SU4336849A SU1481832A1 SU 1481832 A1 SU1481832 A1 SU 1481832A1 SU 874336849 A SU874336849 A SU 874336849A SU 4336849 A SU4336849 A SU 4336849A SU 1481832 A1 SU1481832 A1 SU 1481832A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- block
- information
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к технике передачи цифровой информации по проводной линии св зи и может быть применено в системах телеуправлени , телесигнализации, телесбора данных. Цель изобретени - повышение функциональной надежности устройства и достоверности приема передаваемой информации за счет формировани на передающей стороне двоичного кода информации в пр мом и инверсном видах и сигнала синхронизации, состо щего из единиц, который отличаетс от любого кода информации, а на приемной стороне- записи информации только в случае совпадени пр мого и инверсного кодов информации и выделенного тактового импульса. Причем запись в выходной регистр пам ти будет осуществл тьс только после приема и выделени сигнала синхронизации. Устройство содержит на передающей стороне мультиплексор 2, источники информации 3, счетчики 4, 7, генератор 5 тактовых импульсов, ключ 6, передатчик 8, элементы ИЛИ 9, 10, регистры сдвига 14, 15, блок элементов НЕ 16, делитель частоты 18, дешифратор 17, элементы И 12, 19, 200, элемент НЕ 13The invention relates to a technique for transmitting digital information over a wired communication line and can be applied in telecontrol systems, tele-alarm systems, and tele-data collection. The purpose of the invention is to increase the functional reliability of the device and the reliability of reception of the transmitted information by forming on the transmitting side a binary code of information in the forward and inverse view and a synchronization signal consisting of units that differs from any information code, and on the receiving side of recording information only in the case of coincidence of the direct and inverse information codes and the selected clock pulse. Moreover, writing to the output memory register will be made only after receiving and allocating the synchronization signal. The device contains on the transmitting side multiplexer 2, information sources 3, counters 4, 7, generator 5 clock pulses, key 6, transmitter 8, elements OR 9, 10, shift registers 14, 15, block of elements HE 16, frequency divider 18, decoder 17, elements And 12, 19, 200, element NOT 13
на приемной стороне 21 - приемник 22, регистры сдвига 23, 32, счетчик 24, дешифраторы 25, 35, элементы И 19, 29, блок ключей 27, блок пам ти 28, элемент ИЛИ 30, блок поразр дного сравнени 33, блок элементов НЕ 31, делитель частоты 34. Приемна сторона соединена с передающей проводной линией св зи 36. 1 ил.on receiver side 21 - receiver 22, shift registers 23, 32, counter 24, decoders 25, 35, elements AND 19, 29, key block 27, memory block 28, element OR 30, bit comparison block 33, block of elements NOT 31, frequency divider 34. The receiving side is connected to the transmitting wired communication line 36. 1 Il.
Description
стоверности приема передаваемой информации за счет формировани на передающей стороне двоичного кода информации в пр мом и инверсном видах сигнала синхронизации, состо щего из единиц, который отличаетс от любого кода информации, а на приемной стороне - записи информации только в случае совпадени пр мого и инверсного кодов информации и выделенного тактового импульса. Причем запись в выходной регистр пам ти будет осуществл тьс только после приема и выделени сигнала синхронизации Устройство содержит на передающей стороне мультиплексор 2, источникиthe accuracy of receiving the transmitted information due to the formation on the transmitting side of the binary code information in the forward and inverse forms of the synchronization signal consisting of units, which differs from any information code, and on the receiving side - recording information only in case of coincidence of the forward and inverse codes information and selected clock pulse. Moreover, writing to the output memory register will be carried out only after receiving and extracting the synchronization signal. The device contains on the transmitting side a multiplexer 2, sources
информации 3, счетчики 4, 7, генератор 5 тактовых импульсов, ключ 6, передатчик 8, элементы ИЛИ 9, 10, регистры сдвига 14, 15, блок элементов НЕ 16, делитель частоты 18, дешифратор 17, элементы И 12, 19, 20, элемент НЕ 13; на приемной стороне 21 - приемник 22, регистры сдвига 23, 32, счетчик 24, дешифраторы 25,information 3, counters 4, 7, generator 5 clock pulses, key 6, transmitter 8, elements OR 9, 10, shift registers 14, 15, block of elements NOT 16, frequency divider 18, decoder 17, elements 12, 19, 20 , item NOT 13; on the receiving side 21 - the receiver 22, the shift registers 23, 32, the counter 24, the decoders 25,
35,элементы И 19, 29, блок ключей 27, блок пам ти 28, элемент ИЛИ 30, блок поразр дного сравнени 33, блок элементов НЕ 31, делитель частоты35, elements AND 19, 29, key block 27, memory block 28, element OR 30, bitwise comparison block 33, block of elements NOT 31, frequency divider
34. Приемна сторона соединена с передающей проводной линией св зи34. Receiving side is connected to transmit wired communication line.
36.1 ил.36.1 Il.
1one
Изобретение относитс к технике передачи цифровой информации по проводным лини м св зи и может быть применено в системах телеуправлени , телесигнализации и телесбора двоичной информации.The invention relates to a technique for transmitting digital information over wired communication lines and can be applied in telecontrol systems, tele-alarm systems and tele-selection of binary information.
Цель изобретени - повышение функциональной надежности приема передаваемой информации и ее достоверности .The purpose of the invention is to increase the functional reliability of the reception of transmitted information and its reliability.
На чертеже представлена функциональна схема устройства дл передачи и приема цифровой информации.The drawing shows a functional diagram of the device for transmitting and receiving digital information.
Устройство дл передачи и приема цифровой информации содержит на передающей стороне 1: мультиплексор 2, источники 3 информации, первый счетчик 4, генератор 5 тактовых импульсов , ключ 6, второй счетчик 7, передатчик 8, первый 9 и второй 10 элементы ИЛИ, вход 11 начальной установки устройства, элемент И 12, элемент НЕ 13, регистры 14 и 15 сдвига , блок 16 элементов НЕ, дешифратор 17, делитель 18 частоты, третий 19, второй 20 элементы И, на приемной стороне 21: приемник 22, первый регистр 23 сдвига, счетчик 24, первый дешифратор 25, второй элемент И 26, блок 27 ключей, блок пам ти 28,первый И 29, элемент ИЛИ 30, блок 31 элементов НЕ , второй регистр 32 сдвига, блок 33 поразр дного сравнени , делитель 34 частоты, второй дешифратор 35, линию 36 св зи ,The device for transmitting and receiving digital information contains on the transmitting side 1: multiplexer 2, information sources 3, first counter 4, clock generator 5, key 6, second counter 7, transmitter 8, first 9 and second 10 elements OR, input 11 initial device settings, element 12, element NO 13, shift registers 14 and 15, block 16 elements NOT, decoder 17, frequency divider 18, third 19, second And elements 20, on receiving side 21: receiver 22, first shift register 23, counter 24, the first decoder 25, the second element And 26, block 27 keys, block p am 28, first AND 29, element OR 30, block 31 of NOT elements, second shift register 32, bit compare block 33, frequency divider 34, second decoder 35, link 36,
Устройство работает следующим образом .The device works as follows.
При включении устройства напр жение питани на передающей стороне подаетс на вход 11, и черезWhen the device is turned on, the supply voltage on the transmitting side is fed to input 11, and through
o элемент ИЛИ 10 обнул ютс делитель 18 частоты и счетчик 4. Состо ние других элементов пам ти в этот момент времени не имеет значени . Генератор 5 вырабатывает импуль5 сы пр моугольной формы с параметрами , соответствующими цифровым интегральным схемам, и частотой, необходимой и допустимой дл передачи цифровой информации по проводной линииo The element OR 10 zeroes down the frequency divider 18 and the counter 4. The state of the other memory elements does not matter at this time. The generator 5 generates square-wave pulses with parameters corresponding to digital integrated circuits and the frequency necessary and acceptable for transmitting digital information over a wired line.
0 св зи Эти импульсы непосредственно поступают на счетный вход счетчика 7, который обнул етс импульсами, поступившими с выхода генератора 5 через ключ 6 на его установочный0 communications These pulses directly arrive at the counting input of counter 7, which is zeroed by the pulses received from the output of the generator 5 through the switch 6 on its installation
5 вход нул .5 input zero.
. Импульсы с выхода генератора 5 подаютс также на счетный вход делител 18 частоты, который осуществл ет деление частоты импульсов, напри0 мер, с коэффициентом, равным восьми. Дешифратор 17 выдел ет, например, нулевое состо ние делител 18 и формирует сигнал записи информации, поступившей от источника 3 через. The pulses from the output of the generator 5 are also fed to the counting input of the frequency divider 18, which carries out a frequency division of the pulses, for example, by a factor of eight. The decoder 17 selects, for example, the zero state of the divider 18 and generates a signal for recording information received from source 3 through
мультиплексор 2 на информационные входы первого 14 и второго 15 регистров , причем на первый регистр 14 информаци записываетс в инверсном коде (через блок 16 элементов НЕ)„ Этот же сигнал с выхода дешифратора 17 поступает через открытый элемент И 20 на счетный вход счетчика 4, который формирует код адре- са источника 3 информации дл мультиплексора 2 и который измен ет свое состо ние только после поступлени фронта сигнала записи на регистры 14 и 15.multiplexer 2 to the information inputs of the first 14 and second 15 registers, and the first register 14 information is recorded in the inverse code (via block 16 elements NOT) "The same signal from the output of the decoder 17 is fed through the open element AND 20 to the counting input of the counter 4, which generates the code of the address of the source 3 information for multiplexer 2 and which changes its state only after the edge of the write signal enters the registers 14 and 15.
После окончани записи информации в регистры 14 и 15 она продвигаетс по ним поразр дно под действием тактовых импульсов, поступающих с выход генератора 5. С выхода второго ре- гистра 15 информаци поступает через открытый элемент И 19 и элемент ИЛИ 9 на информационный (первый) вхо передатчика 8, с выхода которого она подаетс в проводную линию 36 св зи.After the recording of information in registers 14 and 15 is completed, it moves along them bitwise under the action of clock pulses coming from the output of generator 5. From the output of the second register 15, information flows through the open element 19 and the element 9 to the information (first) input transmitter 8, from the output of which it is fed to the wire communication line 36.
Каждый раз под действием сигнала, поступившего с выхода дешифратора 17 через от-крытый элемент И 20 на счетный вход счетчика 4, последний измен ет свое состо ние. В результате код адреса, формируемый с выходов счетчика 4 на адресные входы мультиплексора 2, подключает на входы регистров 14 и 15 цифровую информацию с другого (очередного по номеру) источника 3.Each time under the action of the signal received from the output of the decoder 17 through the open element I 20 to the counting input of the counter 4, the latter changes its state. As a result, the address code generated from the outputs of counter 4 to the address inputs of multiplexer 2 connects to the inputs of registers 14 and 15 digital information from another (next to the number) source 3.
После заполнени счетчика 4 (окончани перебора всех адресов) с приходом следующего импульса на его счетный вход все разр ды счетчика 4, выходы которых подключены к адресным входам мультиплексора 2, обнул ютс , а последний разр д- счетчика 4, подключенный к входу элемента НЕ 13, устанавливаетс в состо ние логической единицы. Теперь ключ 6 и элементы И 19 и 20 закрываютс сигналом логического нул , формируемым с выхода элемента НЕ 13. На счетный вход счетчика 4 и установочный вход счет- чика 7 прекращаютс поступлени импульсов , но на счетный вход счетчика 7 они продолжают поступать.After filling counter 4 (the end of enumeration of all addresses) with the arrival of the next pulse at its counting input, all bits of counter 4, the outputs of which are connected to the address inputs of multiplexer 2, are nullified, and the last bit of counter 4 connected to the input of the HE element 13 is set to the state of a logical unit. Now key 6 and elements 19 and 20 are closed with a logical zero signal generated from the output of element NO 13. The counters input to the counter 4 and the installation input of the counter 7 stop receiving pulses, but they continue to arrive at the counter input 7.
С приходом восьмого импульса наWith the arrival of the eighth pulse on
счетный вход счетчика 7 его четвертый разр д переключаетс в состо ние логической единицы. В результате на выходе элемента И 12 формируетс the counting input of the counter 7 of its fourth bit is switched to the state of a logical unit. As a result, the output element And 12 is formed
Q 5Q 5
0 5 0 5
0 0
Q Q
5five
5five
5five
сигнал логической единицы, который через элемент ИЛИ 10 поступает на установочный вход нул делител 18 (подтверждает его нулевое состо ние) и на установочный вход нул счетчика 4, который обнул етс . Сигнал логического нул поступает с выхода счетчика 4 на первые входы элемен- TOI. ИЛИ 9, И 12 и на вход элемента НЕ 13, который формирует сигнал логической единицы на входы элементов И 19 и 20 и вход ключа 6,the signal of the logical unit, which, through the element OR 10, goes to the setup input zero of the divider 18 (confirms its zero state) and to the setup input zero of the counter 4, which is zeroed. The logical zero signal comes from the output of counter 4 to the first inputs of the TOI element. OR 9, and 12 and the input element is NOT 13, which generates a signal of the logical unit to the inputs of the elements And 19 and 20 and the input key 6,
Теперь счетный вход счетчика 4 снова открыт дл импульсов с выхода дешифратора 17, а на установочный вход нул счетчика 7 оп ть поступают импульсы с генератора 5 через ключ 6, которые устанавливают счетчик 7 в нулевое состо ние.Now the counting input of the counter 4 is again open for pulses from the output of the decoder 17, and the installation input zero of the counter 7 again receives pulses from the generator 5 through the key 6, which sets the counter 7 to the zero state.
Таким образом, каждый цикл опроса источников 3 информации, число которых может быть 2 , завершаетс формированием сигнала синхронизации, содержащего 2.п разр дов единиц, где п - разр дность одного регистра сдвига .Thus, each cycle of polling information sources 3, the number of which may be 2, is completed by forming a synchronization signal containing 2.p bits of units, where n is the size of one shift register.
На приемной стороне 21 включение напр жени питани , а значит и формирование сигнала обнулени (начальной установки) может осуществл тьс в произвольный момент времени. Формируемый при этом на входе устройства сигнал начальной установки поступает через элемент ИЛИ 30 на установочные входы нул делител 34 частоты и счетчика 24.At the receiving side 21, the supply voltage is turned on, and hence the zero signal (initial setting) can be generated at an arbitrary time. Formed at the same time at the input of the device, the signal of the initial installation is supplied through the element OR 30 to the installation inputs of the zero divider 34 frequency and counter 24.
С передающей стороны 1 по линии 36 св зи на приемник 22 информаци может поступать в произвольный момент времени. В этом случае с информационного (первого) выхода приемника 22 на последовательный вход регистра 23 начинает поступать информационна последовательность, а на входы синхронизации регистров 23 ч 32 и счетный вход делител 34 частоты - тактова частота. Информаци продвигаетс последовательно, поразр дно с первого регистра 23 на второй регистр 32.From transmitting side 1, via communication line 36, information can be received at receiver 22 at an arbitrary point in time. In this case, from the information (first) output of the receiver 22 to the serial input of the register 23, the information sequence starts to arrive, and the clock synchronization inputs to the 23 h 32 register counters and the count input of the frequency divider 34 are clock frequency. The information is advanced sequentially, bitwise from the first register 23 to the second register 32.
Код информации, записанный во втором регистре 32, подаетс на первые входы блока 33 без инверсии, а код информации, записанный в первом регистре 23, подаетс на вторые входы блока 33 сравнени через блок 31 элементов НЕ. В случае совпадени кодов блок 33 формирует сигнал наThe information code recorded in the second register 32 is applied to the first inputs of the block 33 without inversion, and the information code recorded in the first register 23 is fed to the second inputs of the comparison unit 33 through the block 31 of NOT elements. In case of coincidence of codes, block 33 generates a signal on
первый вход элемента И 26. На второй вход последнего должен поступить сигнал с выхода дешифратора 35, который выдел ет, например, код нулевого состо ни делител 34 частоты, осуществл ющего деление частоты тактовых импульсов с таким же коэффициентом , что и у делител 18 на передающей стороне 1.the first input of the element is 26. The second input of the latter must receive a signal from the output of the decoder 35, which selects, for example, the zero-state code of the frequency divider 34, dividing the frequency of the clock pulses with the same coefficient as the divider 18 by the transmitting side 1.
Только при совпадении во времени двух сигналов, поступивших на входы элемента И 26, последний формирует сигнал записи информации через один из открытых ключей блока 27 на соответствующий вход синхронизации . блока 28 пам ти.Only with the coincidence in time of two signals received at the inputs of the element And 26, the latter generates a signal recording information through one of the public keys of the block 27 to the corresponding synchronization input. 28 memory block.
Передний фронт этого сигнала поступает на вход синхронизации соответствующей чейки пам ти блока 28 раньше, чем задний фронт импульса, поступающего на счетный вход счетчика 24, который формирует код адреса прин той информационной посылки.The leading edge of this signal arrives at the synchronization input of the corresponding memory cell of block 28 earlier than the back edge of the pulse arriving at the counting input of counter 24, which forms the address code of the received information packet.
Дешифратор 25 декодирует код адреса , поступающий на его входы 1 с выходов счетчика 24 и формирует сигнал дл открывани соответствующего ключа блока 27. Выход каждого из ключей блока 27 подключен к соответствующему входу синхронизации блока 28 пам ти, на информационные входы которого уже поступил цифровой код информации с выходов регистра 23 через блок 31 элементов НЕ.The decoder 25 decodes the address code arriving at its inputs 1 from the outputs of counter 24 and generates a signal for opening the corresponding key of block 27. The output of each key of block 27 is connected to the corresponding synchronization input of memory block 28, the informational inputs of which have already received the digital information code from the outputs of register 23 through a block of 31 elements NOT.
Несмотр на то, что информаци , поступающа на приемную сторону 21, записываетс в первый 23 и второй 32 регистры сдвига до прихода сигнала синхронизации запись ее в регистр пам ти не происходит, так как делитель 34 с помощью дешифратора 35 формирует сигнал на один из входов элемента И 26 в момент времени, не совпадающий с моментом времени равенства кодов, поступающих на вход блока 33, и в момент формировани сигнала дешифратором 35 не будет совпадени информации, записанной в первом 23 и втором 32 регистрах сдвига . Информаци в регистре 23 должна быть в противофазе или инверсна по отношению к информации, записанной в регистре 32.Despite the fact that the information arriving at the receiving side 21 is written to the first 23 and second 32 shift registers before the synchronization signal arrives, writing it to the memory register does not occur, since divider 34 using the decoder 35 generates a signal to one of the inputs And 26 at a point in time that does not coincide with the point in time of equality of the codes arriving at the input of block 33, and at the time of forming the signal, decoder 35 will not match the information recorded in the first 23 and second 32 shift registers. The information in register 23 must be out of phase or inverse with respect to the information recorded in register 32.
После прихода сигнала синхронизации , код которого содержит, например , восемь единиц и отличаетс от любой информационной посылки, он вы- дел етс с помощью элемента 29, иAfter the arrival of a synchronization signal, the code of which contains, for example, eight units and differs from any information parcel, it is extracted using element 29, and
10ten
818326818326
через элемент ИЛИ 30 на установоч- ных входах нул счетчика 24 и делител 34 формируетс сигнал обнулени . Начина с момента окончани сигнала синхронизации, поступающа информаци записываетс в чейки блока 28 пам ти, если ее пр ма и инверсна части соответствуют поразр дно и совпадают на входах блока 33. В случае по влени ошибки хот бы в одном из разр дов информационной посылки , записанной в регистрах 23 и 32 сдвига, в блок 28 пам ти эта информаци не записываетс , так как не сформирован сигнал на выходе блока 33. В случае короткого замыкани или обрыва в линии св зи на вход приемника 22, а значит и в регистры 23 и 32 сдвига не поступает информационна последовательность, а значит предыдуща информаци , записанна through the element OR 30 on the setup inputs of the zero of the counter 24 and the divider 34 a zero signal is generated. Starting from the moment of the end of the synchronization signal, the incoming information is recorded in the cells of memory block 28, if its right and inverse parts correspond bitwise and coincide at the inputs of block 33. In the event of an error at least in one of the bits of the information package recorded in the registers 23 and 32 of the shift, in the memory block 28 this information is not recorded, since no signal is generated at the output of the block 33. In the case of a short circuit or break in the communication line, at the input of the receiver 22, and hence in the registers 23 and 32 shear no information is coming nna sequence, which means the previous information recorded
1515
2020
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874336849A SU1481832A1 (en) | 1987-10-23 | 1987-10-23 | Digital data transmitter/receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874336849A SU1481832A1 (en) | 1987-10-23 | 1987-10-23 | Digital data transmitter/receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1481832A1 true SU1481832A1 (en) | 1989-05-23 |
Family
ID=21339592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU874336849A SU1481832A1 (en) | 1987-10-23 | 1987-10-23 | Digital data transmitter/receiver |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1481832A1 (en) |
-
1987
- 1987-10-23 SU SU874336849A patent/SU1481832A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 785886, кл. G 08 С 19/28, 1978. Авторское свидетельство СССР № 1322344, кл. G 08 С 19/28, 1987. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3309463A (en) | System for locating the end of a sync period by using the sync pulse center as a reference | |
| EP0053623B1 (en) | Data multiplexing apparatus and method, and receiver for use therewith | |
| US3453597A (en) | Multi-station digital communication system with each station address of specific length and combination of bits | |
| SU1481832A1 (en) | Digital data transmitter/receiver | |
| US4006302A (en) | Switching arrangement for extending the receiver stop pulse length in time division multiplex transmission | |
| JPS587945A (en) | Digital signal transmission system | |
| FI67768C (en) | KOPPLINGSANORDNING FOER CORRECTION AV START-STOP-TECKEN | |
| SU1509916A1 (en) | User to computer interface | |
| JP3412927B2 (en) | Frame synchronization circuit | |
| SU1062884A1 (en) | Device for transmitting and receiving digital information | |
| SU414618A1 (en) | ||
| SU1730680A1 (en) | Device for recording information in memory unit | |
| SU1424045A1 (en) | Series code receiver | |
| SU798785A1 (en) | Information output device | |
| SU1411759A1 (en) | User interface | |
| SU1406803A1 (en) | Multichannel device for interfacing subscribers to common trunk line | |
| RU2018942C1 (en) | Device for interfacing users with computer | |
| JPS6232854B2 (en) | ||
| SU1753603A2 (en) | Device for supervisory control of repeater stations of communication system | |
| KR890000056B1 (en) | Data synchronizing circuit | |
| SU1322344A1 (en) | Device for transmission and reception of digital information | |
| SU1790035A1 (en) | Multichannel digital communication system | |
| SU1095220A1 (en) | Device for transmitting and receiving digital messages | |
| SU1159170A1 (en) | Multichannel device for transmission of digital information | |
| SU1372347A1 (en) | Device for receiving and transmitting information |