SU1481832A1 - Устройство дл передачи и приема цифровой информации - Google Patents

Abstract

Изобретение относитс  к технике передачи цифровой информации по проводной линии св зи и может быть применено в системах телеуправлени , телесигнализации, телесбора данных. Цель изобретени  - повышение функциональной надежности устройства и достоверности приема передаваемой информации за счет формировани  на передающей стороне двоичного кода информации в пр мом и инверсном видах и сигнала синхронизации, состо щего из единиц, который отличаетс  от любого кода информации, а на приемной стороне- записи информации только в случае совпадени  пр мого и инверсного кодов информации и выделенного тактового импульса. Причем запись в выходной регистр пам ти будет осуществл тьс  только после приема и выделени  сигнала синхронизации. Устройство содержит на передающей стороне мультиплексор 2, источники информации 3, счетчики 4, 7, генератор 5 тактовых импульсов, ключ 6, передатчик 8, элементы ИЛИ 9, 10, регистры сдвига 14, 15, блок элементов НЕ 16, делитель частоты 18, дешифратор 17, элементы И 12, 19, 200, элемент НЕ 13

на приемной стороне 21 - приемник 22, регистры сдвига 23, 32, счетчик 24, дешифраторы 25, 35, элементы И 19, 29, блок ключей 27, блок пам ти 28, элемент ИЛИ 30, блок поразр дного сравнени  33, блок элементов НЕ 31, делитель частоты 34. Приемна  сторона соединена с передающей проводной линией св зи 36. 1 ил.

Description

стоверности приема передаваемой информации за счет формировани  на передающей стороне двоичного кода информации в пр мом и инверсном видах сигнала синхронизации, состо щего из единиц, который отличаетс  от любого кода информации, а на приемной стороне - записи информации только в случае совпадени  пр мого и инверсного кодов информации и выделенного тактового импульса. Причем запись в выходной регистр пам ти будет осуществл тьс  только после приема и выделени  сигнала синхронизации Устройство содержит на передающей стороне мультиплексор 2, источники

информации 3, счетчики 4, 7, генератор 5 тактовых импульсов, ключ 6, передатчик 8, элементы ИЛИ 9, 10, регистры сдвига 14, 15, блок элементов НЕ 16, делитель частоты 18, дешифратор 17, элементы И 12, 19, 20, элемент НЕ 13; на приемной стороне 21 - приемник 22, регистры сдвига 23, 32, счетчик 24, дешифраторы 25,

35,элементы И 19, 29, блок ключей 27, блок пам ти 28, элемент ИЛИ 30, блок поразр дного сравнени  33, блок элементов НЕ 31, делитель частоты

34. Приемна  сторона соединена с передающей проводной линией св зи

36.1 ил.

1

Изобретение относитс  к технике передачи цифровой информации по проводным лини м св зи и может быть применено в системах телеуправлени , телесигнализации и телесбора двоичной информации.

Цель изобретени  - повышение функциональной надежности приема передаваемой информации и ее достоверности .

На чертеже представлена функциональна  схема устройства дл  передачи и приема цифровой информации.

Устройство дл  передачи и приема цифровой информации содержит на передающей стороне 1: мультиплексор 2, источники 3 информации, первый счетчик 4, генератор 5 тактовых импульсов , ключ 6, второй счетчик 7, передатчик 8, первый 9 и второй 10 элементы ИЛИ, вход 11 начальной установки устройства, элемент И 12, элемент НЕ 13, регистры 14 и 15 сдвига , блок 16 элементов НЕ, дешифратор 17, делитель 18 частоты, третий 19, второй 20 элементы И, на приемной стороне 21: приемник 22, первый регистр 23 сдвига, счетчик 24, первый дешифратор 25, второй элемент И 26, блок 27 ключей, блок пам ти 28,первый И 29, элемент ИЛИ 30, блок 31 элементов НЕ , второй регистр 32 сдвига, блок 33 поразр дного сравнени , делитель 34 частоты, второй дешифратор 35, линию 36 св зи ,

Устройство работает следующим образом .

При включении устройства напр жение питани  на передающей стороне подаетс  на вход 11, и через

o элемент ИЛИ 10 обнул ютс  делитель 18 частоты и счетчик 4. Состо ние других элементов пам ти в этот момент времени не имеет значени . Генератор 5 вырабатывает импуль5 сы пр моугольной формы с параметрами , соответствующими цифровым интегральным схемам, и частотой, необходимой и допустимой дл  передачи цифровой информации по проводной линии

0 св зи Эти импульсы непосредственно поступают на счетный вход счетчика 7, который обнул етс  импульсами, поступившими с выхода генератора 5 через ключ 6 на его установочный

5 вход нул .

. Импульсы с выхода генератора 5 подаютс  также на счетный вход делител  18 частоты, который осуществл ет деление частоты импульсов, напри0 мер, с коэффициентом, равным восьми. Дешифратор 17 выдел ет, например, нулевое состо ние делител  18 и формирует сигнал записи информации, поступившей от источника 3 через

мультиплексор 2 на информационные входы первого 14 и второго 15 регистров , причем на первый регистр 14 информаци  записываетс  в инверсном коде (через блок 16 элементов НЕ)„ Этот же сигнал с выхода дешифратора 17 поступает через открытый элемент И 20 на счетный вход счетчика 4, который формирует код адре- са источника 3 информации дл  мультиплексора 2 и который измен ет свое состо ние только после поступлени  фронта сигнала записи на регистры 14 и 15.

После окончани  записи информации в регистры 14 и 15 она продвигаетс  по ним поразр дно под действием тактовых импульсов, поступающих с выход генератора 5. С выхода второго ре- гистра 15 информаци  поступает через открытый элемент И 19 и элемент ИЛИ 9 на информационный (первый) вхо передатчика 8, с выхода которого она подаетс  в проводную линию 36 св зи.

Каждый раз под действием сигнала, поступившего с выхода дешифратора 17 через от-крытый элемент И 20 на счетный вход счетчика 4, последний измен ет свое состо ние. В результате код адреса, формируемый с выходов счетчика 4 на адресные входы мультиплексора 2, подключает на входы регистров 14 и 15 цифровую информацию с другого (очередного по номеру) источника 3.

После заполнени  счетчика 4 (окончани  перебора всех адресов) с приходом следующего импульса на его счетный вход все разр ды счетчика 4, выходы которых подключены к адресным входам мультиплексора 2, обнул ютс , а последний разр д- счетчика 4, подключенный к входу элемента НЕ 13, устанавливаетс  в состо ние логической единицы. Теперь ключ 6 и элементы И 19 и 20 закрываютс  сигналом логического нул , формируемым с выхода элемента НЕ 13. На счетный вход счетчика 4 и установочный вход счет- чика 7 прекращаютс  поступлени  импульсов , но на счетный вход счетчика 7 они продолжают поступать.

С приходом восьмого импульса на

счетный вход счетчика 7 его четвертый разр д переключаетс  в состо ние логической единицы. В результате на выходе элемента И 12 формируетс 

Q 5

0 5

0

Q

5

5

5

сигнал логической единицы, который через элемент ИЛИ 10 поступает на установочный вход нул  делител  18 (подтверждает его нулевое состо ние) и на установочный вход нул  счетчика 4, который обнул етс . Сигнал логического нул  поступает с выхода счетчика 4 на первые входы элемен- TOI. ИЛИ 9, И 12 и на вход элемента НЕ 13, который формирует сигнал логической единицы на входы элементов И 19 и 20 и вход ключа 6,

Теперь счетный вход счетчика 4 снова открыт дл  импульсов с выхода дешифратора 17, а на установочный вход нул  счетчика 7 оп ть поступают импульсы с генератора 5 через ключ 6, которые устанавливают счетчик 7 в нулевое состо ние.

Таким образом, каждый цикл опроса источников 3 информации, число которых может быть 2 , завершаетс  формированием сигнала синхронизации, содержащего 2.п разр дов единиц, где п - разр дность одного регистра сдвига .

На приемной стороне 21 включение напр жени  питани , а значит и формирование сигнала обнулени  (начальной установки) может осуществл тьс  в произвольный момент времени. Формируемый при этом на входе устройства сигнал начальной установки поступает через элемент ИЛИ 30 на установочные входы нул  делител  34 частоты и счетчика 24.

С передающей стороны 1 по линии 36 св зи на приемник 22 информаци  может поступать в произвольный момент времени. В этом случае с информационного (первого) выхода приемника 22 на последовательный вход регистра 23 начинает поступать информационна  последовательность, а на входы синхронизации регистров 23 ч 32 и счетный вход делител  34 частоты - тактова  частота. Информаци  продвигаетс  последовательно, поразр дно с первого регистра 23 на второй регистр 32.

Код информации, записанный во втором регистре 32, подаетс  на первые входы блока 33 без инверсии, а код информации, записанный в первом регистре 23, подаетс  на вторые входы блока 33 сравнени  через блок 31 элементов НЕ. В случае совпадени  кодов блок 33 формирует сигнал на

первый вход элемента И 26. На второй вход последнего должен поступить сигнал с выхода дешифратора 35, который выдел ет, например, код нулевого состо ни  делител  34 частоты, осуществл ющего деление частоты тактовых импульсов с таким же коэффициентом , что и у делител  18 на передающей стороне 1.

Только при совпадении во времени двух сигналов, поступивших на входы элемента И 26, последний формирует сигнал записи информации через один из открытых ключей блока 27 на соответствующий вход синхронизации . блока 28 пам ти.

Передний фронт этого сигнала поступает на вход синхронизации соответствующей  чейки пам ти блока 28 раньше, чем задний фронт импульса, поступающего на счетный вход счетчика 24, который формирует код адреса прин той информационной посылки.

Дешифратор 25 декодирует код адреса , поступающий на его входы 1 с выходов счетчика 24 и формирует сигнал дл  открывани  соответствующего ключа блока 27. Выход каждого из ключей блока 27 подключен к соответствующему входу синхронизации блока 28 пам ти, на информационные входы которого уже поступил цифровой код информации с выходов регистра 23 через блок 31 элементов НЕ.

Несмотр  на то, что информаци , поступающа  на приемную сторону 21, записываетс  в первый 23 и второй 32 регистры сдвига до прихода сигнала синхронизации запись ее в регистр пам ти не происходит, так как делитель 34 с помощью дешифратора 35 формирует сигнал на один из входов элемента И 26 в момент времени, не совпадающий с моментом времени равенства кодов, поступающих на вход блока 33, и в момент формировани  сигнала дешифратором 35 не будет совпадени  информации, записанной в первом 23 и втором 32 регистрах сдвига . Информаци  в регистре 23 должна быть в противофазе или инверсна по отношению к информации, записанной в регистре 32.

После прихода сигнала синхронизации , код которого содержит, например , восемь единиц и отличаетс  от любой информационной посылки, он вы- дел етс  с помощью элемента 29, и

10

818326

через элемент ИЛИ 30 на установоч- ных входах нул  счетчика 24 и делител  34 формируетс  сигнал обнулени . Начина  с момента окончани  сигнала синхронизации, поступающа  информаци  записываетс  в  чейки блока 28 пам ти, если ее пр ма  и инверсна  части соответствуют поразр дно и совпадают на входах блока 33. В случае по влени  ошибки хот  бы в одном из разр дов информационной посылки , записанной в регистрах 23 и 32 сдвига, в блок 28 пам ти эта информаци  не записываетс , так как не сформирован сигнал на выходе блока 33. В случае короткого замыкани  или обрыва в линии св зи на вход приемника 22, а значит и в регистры 23 и 32 сдвига не поступает информационна  последовательность, а значит предыдуща  информаци , записанна 

15

20

Claims (1)

1. в блоке 28 пам ти, сохран етс . Формула изобретени 

   Устройство дл  передачи и приема цифровой информации, содержащее на передающей стороне источники информации , выходы которых подключены к информационным входам мультиплексора , к адресным входам которого подключены выходы группы первого счетчика , выход которого подключен к входу элемента НЕ и первым входам первых элементов И и ИЛИ, выход последнего из которых соединен с первым входом передатчика, генератор тактовых импульсов, выход которого соединен с синхронизирующим входом второго счетчика, первым входом ключа и вторым входом передатчика, выход которого подключен к входу линии св зи , выход элемента НЕ соединен с вторым входом ключа, первый вход второго элемента ИЛИ  вл етс  входом начальной установки устройства, выход второго элемента ИЛИ подключен к установочному входу первого счетчика , выход второго счетчика соединен с вторым входом первого элемента И, выход которогосоединен с вторым входом второго элемента ИЛИ, выход ключа подключен к установочному входу второго счетчика, на приемной стороне - приемник, вход которого соединен с выходом линии св зи, первый выход приемника подключен к информационному входу первого регист

   pa сдвига, выходы группы которого соединены с соответствующими входами первой группы первого элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход которого  вл етс  входом начальной установки устройства, выход элемента ИЛИ подключен к установочному входу счетчика, выходы которого соединены с одноименными входами первого дешифратора, второй элемент И, блок пам ти, выходы которого  вл ютс  выходами устройства, второй выход приемника соединен с синхронизирующим входом первого регистра сдвига, отличающеес  тем, что, с целью повышени  функциональной надежности устройства и достоверности приема передаваемой информации, в него введены на передающей стороне первый и второй регистры сдвига, второй и третий элементы И,.дешифратор , делитель частоты и блок элементов НЕ, выходы мультиплексора соединены с одноименными информационными входами первого регистра сдвига непосредственно и через блок элементов НЕ с одноименными информационными входами второго регистра сдвига, выход генератора тактовых импульсов соединен с синхронизирующими входами первого и второго регистров сдвига и делител  частоты, установочный вход которого подключен к выходу второго элемента ИЛИ,выходы-к одноименным входам дешифратора, выход которого соединен с первым входом второго элемента И и управл ющими входами первого и второго регистров сдвига, вход второго регистра сдвига соединен с шиной нулевого потенциала, выход - с входом перво-

   0

   5

   0

   5

   0

   го регистра сдвига, выход которого подключен к первому входу третьего элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, выход элемента НЕ подключен к вторым входам второго и третьего элемента И, выход второго элемента И соединен с синхронизирующим входом первого счетчика, на приемной стороне введены второй регистр сдвига , блок поразр дного сравнени , делитель частоты, блок элементов НЕ, второй дешифратор и блок ключей, выходы которого подключены к одноименным синхронизируюпцгм входам блока пам ти, второй выход приемника соединен с синхронизирующими входами второго регистра сдвига и делител  частоты, выходы которого подключены к одноименным входам второго дешифратора, выход которого соединен с синхронизирующим входом счетчика и первым входом второго элемента И, выход которого подключен к входу блока ключей, входы группы которого соединены с одноименными выходами первого дешифратора, выходы второго регистра сдвига подключены к одноименным входам второй группы первого элемента И и одноименным входам первой группы блока поразр дного сравнени , выход которого соединен с вторым входом второго элемента И, выходы группы первого регистра сдвига подключены к одноименным входам блока элементов НЕ, выходы которого соединены с одноименными входами второй группы блока поразр дного сравнени  и информационными входами блока пам ти, выход элемента ИЛИ соединен с установочным входом делител  частоты.