SU1479934A1 - Устройство дл контрол дешифратора - Google Patents
Устройство дл контрол дешифратора Download PDFInfo
- Publication number
- SU1479934A1 SU1479934A1 SU874310456A SU4310456A SU1479934A1 SU 1479934 A1 SU1479934 A1 SU 1479934A1 SU 874310456 A SU874310456 A SU 874310456A SU 4310456 A SU4310456 A SU 4310456A SU 1479934 A1 SU1479934 A1 SU 1479934A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- decoder
- exclusive
- outputs
- inputs
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении тестовой аппаратуры. Цель изобретени - сокращение оборудовани устройства. Устройство дл контрол дешифратора содержит счетчик 1, первую группу 5 и вторую группу 2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, регистр 4, элемент ИЛИ 6 и триггер 7. С помощью тактовых импульсов с установочного входа 8 устройства и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы 2 инвертируетс код счетчика 1, поступающий на информационные входы контролируемого дешифратора 3. При правильной работе контролируемого дешифратора 3 единичные сигналы на его выходах будут по вл тьс по определенному закону. На регистре 4 запоминаютс выходы дешифратора 3, соответствующие инверсному коду счетчика 1. С помощью соответствующего подключени выходов контролируемого дешифратора 3 и регистра 4 к входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы 5 определ етс неправильна работа дешифратора 3. 2 ил.
Description
(21)4310456/24-24
(22)28.09.87
(46) 15.05.89. Бюл. № 18 (72) П.И.Плиц и А.В.Дрозд
(53)681.3 (088.8)
(56)Авторское свидетельство СССР № 896001, кл. С 06 F 11/00, 1980.
Авторское свидетельство СССР № 1283770, кл. G 06 F 11/00, 1985.
(54)УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРА
(57)Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении тестовой аппаратуры. Цель изобретени - сокращение оборудовани устройства . Устройство дл контрол дешифратора содержит счетчик 1, первую группу 5 и вторую группу 2 элементов
ИСКЛЮЧАЮЩЕЕ ИЛИ, регистр 4, элемент ИЛИ 6 и триггер 7. С помощью тактовых импульсов с установочного входа 8 устройства и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы 2 инвертируетс код счетчика 1, поступающий на информационные входы контролируемого дешифратора 3. При правильной работе контролируемого дешифратора 3 единичные сигналы на его выходах будут
по вл тьс по определенному закону.
., Ф ,
На регистре 4 запоминаютс выходы
дешифратора 3, соответствующие инверсному коду счетчика 1. С помощью соответствующего подключени выходов контролируемого дешифратора 3 и регистра 4 к входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы 5 определ етс неправильна работа дешифратора 3. 2 ил.
С S
(Л
О 1 2 3
J 5-Jz
2 6 Тп-I/
2
1
8
1 2 J
4
54 53 5,2 5Л
Я
4
СО СО ОЭ Ј
фи$Л
С
МММ
/
.ю
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении тестовой аппаратуры,
Целью изобретени вл етс сокращение оборудовани устройства.
На фиго1 изображена функциональна схема устройства; на фиг.2 - временна диаграмма работы устройст- ва.
Устройство дл контрол дешифратора содержит счетчик 1, вторую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2, контролируемый дешифратор 3 (не входит в состав устройства), регистр 4, первую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5, элемент ИЛИ 6, триггер 7, тактовый вход 8 устройства, установочный вход 9 устройства, выход 10 неис- правности устройства.
Регистр 4 и триггер 7 построены таким образом, что запись информации в них осуществл етс соответственно по заднему и переднему фронту такто- вого импульса.
Устройство работает следующим образом (работу устройства будем рассматривать дл случа контроп дешифратора с трем информационными входами).
Па тактовый вход 8 устройства приход т синхросигналы ТИ типа меандр, гактирующио работу устройства. В начальный момент времени сигнал НУ, поступающий на установочный вход 9 устройства, устанавливает счетчик 1 и триггер 7 в исходное нулевое состо ние,. Под действием синхросигналов ТИ счетчик 1 измен ет свое сое- то нне в каждом такте работы и его выходы принимают значени 00, 01, 10, 11. Эти значени поступают на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2.1 и 2,2 второй группы. На первые вхо- ды элементов 2.1 и 2.2 а также на вход 3-го разр да контролируемого дешифратора 3 поступают сигналы ТИ. Элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2.1 и 2.2 инвертируют код с выходов счетчика 1 при единичном значении сигналов ТИ и пропускают код па входы 1-го и 2-го разр дов контролируемого дешифратора 3 без изменени при нулевом значении сигнала ТИ.Таким образом на входах контролируемого дешифратора 3 формируетс последовательность ко- цов, смен ющихс на каждом полутакте такта работы и принимающих значени
М1, 000, 110, 101, 010, 100, 01U. Под действием этих кодов импульсы вырабатываютс последовательно на выходах 7, 0, 6, 1, 5, 2, 4, 3 контролируемого дешифратора 3. Импульсы, снимаемые с 0-го, 1-го, 2-го и 3-го выходов контролируемого дешифратора 3, поступают на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5.1, 5.2, 5.3 и 5.4 первой группы соответственно. На вторые входы этих элементов подаютс импульсы, вырабатываемые в первых полутактах тактов работы на 7-м, 6-м 5-м и 4-м выходах контролируемого дешифратора 3 и задерживаемые под действием синхросигналов ТИ на один такт регистром 4. Элементы ИСКЛЮЧАЮ- ЧАЮЩЕЕ ИЛИ 5.1, 5.2, 5.3 и 5.4 первой группы сравнивают сигналы, вырабатываемые на 7-м и 0-м выходах дешифратора 3 в первом такте, на 6-м и 1-м выходах - во втором такте , на 5-м и 2-м выходах - в третьем такте и на 4-м и 3-м выходах - в четвертом такте работы устройства. При совпадении сравниваемых сигналов во вторых тактах полутактов элемент ИЛИ 6, объедин ющий результаты сравнени , сохран ет на выходе нулевое значение. Это значение в конце каждого такта принимаетс в триггер 7, с выхода которого поступает на выход 10 неисправности устройства, свидетельству о его правильной работе. При неправильной выработке сигналов на выходах контролируемого дешифратора 3 соответствующие элементы ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы 5 и далее элемент ИЛИ 6 устанавливаютс в единичное значение, принимаемое по синхросигналам ТИ в триггер 7. Таким образом диагностируетс неправильное функционирование контролируемого дешифратора 3.
Claims (1)
- Формула изобретениУстройство дл контрол дешифратора , содержащее первую группу из 2( элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (п - разр дность информационного входа контролируемого дешифратора) и элемент ИЛИ, причем выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы соединены с соответствующими входами элемента ИЛИ, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы (1 i i 2 ) образуют первую группуинформационных входов устройства дл подключени к (1-1)-м выходам контролируемого дешифратора, отличающеес тем, что, с целью сокращени оборудовани устройства, оно содержит (п-1) разр дный счетчик , вторую группу из (п-1) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, регистр и триггер, причем тактовые входы счетчика , регистра и триггера и первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы подключены к тактовому входу устройства дл подключенистаршего разр да информационного вхо- 15 к установочному входу устройства, информационные входы 1-х разр дов регистра образуют вторую группу информационных входов устройства дл под- ключени к (i+ 2 - 1)-м выходам 2о контролируемого дешифратора,да контролируемого дешифратора, информационные выходы счетчика соединены с вторыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, выходы элементов ИСКЛЮВх .9 НУЪ.8 ТИВых. эл. 1Зш, м 3 Вых. м 1+Вш. эл.ЧЧАЮЩЕЕ ИЛИ второй группы образуют группу выходов устройства дл подключени к группе младших разр дов информационного входа контролируемого дешифратора, информационный выход каждого 1-го разр да регистра соединен с вторым входом (2 1 - i)-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой груп- пы, выход элемента ИЛИ соединен с информационным входом триггера, вы- ход которого вл етс выходом ненс- ,правности устройства, установочные входы счетчика и триггера подключеныФиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874310456A SU1479934A1 (ru) | 1987-09-28 | 1987-09-28 | Устройство дл контрол дешифратора |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874310456A SU1479934A1 (ru) | 1987-09-28 | 1987-09-28 | Устройство дл контрол дешифратора |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1479934A1 true SU1479934A1 (ru) | 1989-05-15 |
Family
ID=21329417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874310456A SU1479934A1 (ru) | 1987-09-28 | 1987-09-28 | Устройство дл контрол дешифратора |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1479934A1 (ru) |
-
1987
- 1987-09-28 SU SU874310456A patent/SU1479934A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1479934A1 (ru) | Устройство дл контрол дешифратора | |
ES441763A1 (es) | Una disposicion de circuito para alineacion de fase de un servoaccionamiento para un sistema rotativo. | |
SU1094022A1 (ru) | Цифровой регул тор | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU1195428A1 (ru) | Устройство дл формировани серий импульсов | |
RU94001388A (ru) | Генератор n-значной псевдослучайной последовательности | |
SU1564686A1 (ru) | Устройство дл индикации | |
SU1291985A1 (ru) | Устройство дл контрол распределител импульсов | |
SU1406784A1 (ru) | Самокорректирующийс кольцевой делитель частоты | |
SU981945A1 (ru) | Устройство дл контрол распределител | |
SU1525884A1 (ru) | Формирователь тактовых импульсов | |
SU1755366A1 (ru) | Генератор последовательности импульсов | |
SU1476616A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код угловых величин | |
SU928345A2 (ru) | Дискретный умножитель частоты следовани импульсов | |
SU1287262A1 (ru) | Формирователь импульсов | |
SU643868A1 (ru) | Вычислительное устройство | |
SU1273909A1 (ru) | Генератор последовательности @ -чисел Фибоначчи | |
SU387354A1 (ru) | Многоканальный распределитель импульсов | |
SU732844A1 (ru) | Устройство дл сопр жени вычислительной машины с импульсными датчиками | |
SU586552A2 (ru) | Устройство дл формировани серий пр моульных импульсов | |
SU907547A1 (ru) | Генератор псевдослучайных чисел | |
SU902074A1 (ru) | Кольцевой сдвигающий регистр | |
SU1173402A1 (ru) | Генератор чисел | |
SU991432A1 (ru) | Комбинаторное устройство | |
SU1702396A1 (ru) | Распределитель импульсов |