SU1478257A1 - Multichannel buffer memory - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники, а именно к буферным запоминающим устройствам, и может быть использовано дл  промежуточного хранени  информации при передаче многоканальной информации. Цель изобретени  - расширение области применени  устройства за счет его работы с измен ющейс  задержкой асинхронного приема и выдачи данных по каналам. Устройство содержит блоки пам ти первой и второй групп, два элемента И, блок задани  режима, коммутаторы, блоки переключени  режимов, блоки выделени  маркера. Буферное запоминающее устройство позвол ет принимать, обрабатывать и с высокой скоростью выдавать информацию, сгруппированную в блоки и поступающую асинхронно по нескольким параллельным каналам, например, с нескольких дорожек магнитофона. Запись данных осуществл етс  в блок пам ти первой группы до его заполнени . Затем осуществл етс  переключение записи на блок пам ти второй группы с возможностью одновременного считывани  данных из блока пам ти первой группы и т.д. 5 ил.The invention relates to the field of computing, in particular to buffer storage devices, and can be used for intermediate storage of information during the transmission of multi-channel information. The purpose of the invention is to expand the field of application of the device due to its operation with varying latency of asynchronous reception and data output over channels. The device contains memory blocks of the first and second groups, two AND elements, a mode setting block, switches, mode switching blocks, marker highlighting blocks. The buffer memory device allows receiving, processing, and outputting information at high speed, grouped into blocks and arriving asynchronously on several parallel channels, for example, from several tracks of a tape recorder. Data is recorded in the memory block of the first group before it is filled. Then, the recording is switched to the memory block of the second group with the possibility of simultaneous reading of data from the memory block of the first group, etc. 5 il.

Description

Изобретение относитс  к вычислительной технике, а именно к буферным запоминающим устройствам, и может быть использовано дл  промежуточного хранени  информации при передаче информации по каналу св зи.The invention relates to computing technology, namely to buffer storage devices, and can be used for intermediate storage of information when transmitting information over a communication channel.

Цель изобретени  - расширение области применени  устройства за счет асинхронного приема и выдачи данных по каналам.The purpose of the invention is to expand the field of application of the device due to asynchronous reception and output of data over channels.

На фиг. 1 представлена блок-схема многоканального буферного запоминающего устройства1, на фиг. 2 - функциональна  схема блока выделени FIG. 1 is a block diagram of a multi-channel buffer storage device 1; FIG. 2 - functional allocation unit diagram

маркера на фиг. 3 - функциональна  схема блока переключени  режимов работы, на фиг. 4 - функциональна  схема блока задани  режима , на фиг. 5 - блок пам ти.the marker in FIG. 3 is a functional diagram of a mode switching unit; FIG. 4 is a functional block diagram of the mode setting; FIG. 5 - memory block.

vv

Устройство (фиг. 1) содержит блоки 1 пам ти первой группы, элемент И 2, блрк 3 задани  режима, блоки 4 пам ти второй группы, блоки 5 выделени  маркера, информационные входы 6 устройства, коммутаторы 7, информационные выходы 8 устройства, элемент И 9, блоки 10 переключени  режимов,The device (Fig. 1) contains blocks 1 of memory of the first group, element I 2, blrk 3 mode settings, blocks 4 of memory of the second group, blocks 5 of marker selection, information inputs 6 of the device, switches 7, information outputs 8 of the device, element I 9, the mode switching units 10,

синхровходы 11 устройства, вход 12 чтени  и вход 13 начальной установкиdevice sync inputs 11, read input 12 and setup input 13

Каждый блок 5 выделени  маркера (фиг, 2) содержит сдвиговые регистры 14-16, элементы ИЛИ-НЕ 17-20 и элемент И-НЕ 21.Each marker selection block 5 (FIG. 2) contains shift registers 14-16, OR-NOT elements 17-20, and NAND element 21.

Каждый блок 10 переключени  режимов (фиг. 3) содержит элемент 2И- ЗИЛИ-НЕ 22, триггер 23 и элементы 2И-2ИЛИ-НЕ 24-27.Each mode switching unit 10 (FIG. 3) contains an element 2I-ZILI-NO 22, a trigger 23 and elements 2I-2, OR-NOT 24-27.

Блок 3 задани  режима (фиг. 4) содержит триггер 28 и элементы 2И- НЕ 29 и 30.The mode setting unit 3 (FIG. 4) contains a trigger 28 and elements 2AND- 29 and 30.

Каждый из блоков 1 и 4 пам ти (фиг. 5) содержит накопители 31-34, элементы ЗИ-НЕ 35-37 и элементы 2ИЛИ-НЕ 38-41.Each of blocks 1 and 4 of memory (Fig. 5) contains drives 31-34, elements ZI-NO 35-37, and elements 2 OR-38-41.

Многоканальное буферное запоминающее устройство работает следующим образом,,Multichannel buffer storage device works as follows,

Записываема  информаци  представл ет собой 662 двадцатип тиразр дных слова - блок информации, двадцать п тый разр д контрольный. Начало считываемой информации по каждому, каналу определ етс  маркером - двенадцать разр дов (111000100100). Запись информации- по каждому из каналов происходит независимо друг от друга. Первый блок информации записываетс  в блок 1 пам ти первой группы второй блок информации записываетс  в блок 4 пам ти второй группы, третий блок информации - в блок 1 пам ти, четвертый блок информации - в блок 4 пам ти и т.д.The information to be written is 662 twenty-one type of duplicate words - a block of information, the twenty-fifth digit control. The beginning of the read information for each channel is determined by a marker — twelve bits (111000100100). Recording information on each of the channels occurs independently of each other. The first information block is recorded in memory block 1 of the first group, the second information block is recorded in memory block 4 of the second group, the third information block is stored in memory block 1, the fourth information block is stored in memory block 4, and so on.

Режим начальной установки. В начальный момент времени буферное запоминающее устройство устанавливаетс  в режим записи в блок 1 пам ти первой группы. Сигнал на входе начальной установки устройства 13 устанавливает триггер 28 (фиг, 4) в единичное состо ние (пр мой выход триггера 28 - сигнал ЗГИ, инверсный выход - сигнал ЗП2),, триггер 23 (фиг. 3) - в нулевое состо ние, а счетчики 32-34 адреса блока 4 пам ти (фиг. 5) - в нерабочее состо ние.Initial installation mode. At the initial moment of time, the buffer memory is set to the write mode in memory block 1 of the first group. The signal at the input of the initial installation of the device 13 sets the trigger 28 (FIG. 4) to one state (the direct output of the trigger 28 is the PIS signal, the inverse output to the signal ЗП2), the trigger 23 (FIG. 3) is in the zero state, and the counters 32-34 of the address of memory block 4 (Fig. 5) are in a non-operational state.

Режим записи. Считываемые с магнитной ленты данные по входу 6 поступают на сдвиговые регистры 14-16 блока 5 выделени  маркера (фиг. 2). Информаци  с регистра поступает на элементы 17-21. Если маркер прин т на выходе элемента 20э формируетс  единичный сигнал, который устанавливает триггер 23 в 1 (фиг. 3). ПоRecording mode The data read from the magnetic tape at input 6 is fed to the shift registers 14-16 of the marker selection block 5 (Fig. 2). Information from the register goes to items 17-21. If the marker is received at the output of element 20e, a single signal is generated which sets the trigger 23 to 1 (Fig. 3). By

00

5five

00

5five

00

5five

00

5five

00

5five

этому сигналу и сигналу ЗП1 - пр мой выход элемента 27 (фиг. 4), счетчики 32-34 адреса 1 пам ти перевод тс  в рабочее состо ние. На выходе счетчиков 32-34 к моменту записи в блок 1 пам ти находитс  нулевой адрес . Наличие синхросигнала 11, информационного сигнала 6 и сигнала записи (выход элемента 26) разрешает работу накопител  31 (фиг. 5). По окончании записи блока информации в блоке 1 формируетс  сигнал готовности (выход элемента 41). При формировании сигнала готовности по всем каналам элемент И 2 выдает сигнал ГОТ 1, который устанавливает триггер 23 в нулевое состо ние. Запись в блок 1 пам ти окончена. Одновременно сигнал ГОТ 1 подаетс  на блокthis signal and the signal ZP1 are the direct output of the element 27 (Fig. 4), the counters 32-34 of the address 1 of the memory are brought to a working state. At the output of the counters 32-34, at the time of writing to the memory block 1, there is a zero address. The presence of the synchronization signal 11, the information signal 6 and the recording signal (the output of the element 26) permits the operation of the accumulator 31 (Fig. 5). Upon completion of the recording of the block of information in block 1, a readiness signal is generated (output of element 41). When the readiness signal is formed on all channels, the And 2 element outputs the GOT 1 signal, which sets the trigger 23 to the zero state. Writing to memory block 1 is over. At the same time, the GOT 1 signal is supplied to the unit.

3задани  режима (фиг, 4). По этому сигналу формируетс  сигнал ЗП 2 (инверсный выход триггера 28). Начинаетс  запись следующего блока информации , но в блок 4 пам ти второй группы.3 tasks of the mode (FIG. 4). This signal is used to generate the signal RF2 (inverse output of the trigger 28). The recording of the next block of information begins, but in block 4 of the memory of the second group.

Режим считывани  определ етс  сигналам СЧ 1 (инверсный выход триггера 28) дл  блока 1 пам ти, СЧ 2 (пр мой выход триггера 28) дл  блокаThe read mode is determined by the MF 1 signals (inverted trigger output 28) for memory block 1, the MF 2 (direct trigger output 28) for block

4пам ти. В начальный момент по сигналу , поступающему с выхода элемента 24, счетчики 32-34 адреса, устанавливаютс  в рабочее состо ние. По сигналу на входе 12 осуществл етс  перебор адресов в счетчиках 32-34. Блок 10 переключени  режимов по сигналу СЧ 1 формирует сигнал чтени  (выход элемента 26), поступающий4pam tee. At the initial time, the signal from the output of the element 24, the counters 32-34 of the address, are set to the operational state. The signal at input 12 enumerates the addresses in the counters 32-34. The mode switching unit 10 on the signal MF 1 generates a reading signal (element 26 output), arriving

на накопитель 31 блока 1 пам ти. Данные одновременно считываютс  во внешнее устройство с информационных выходов коммутаторов 7 при наличии сигнала СЧ 1. Сигналы с входа 12 и чтени  (выход элемента 26) поступают на все блоки 1 пам ти первой группы одновременно. По окончании считывани  всей информации формируетс  сигнал ГОТ 1 (выход -элемента И 2), по которому на выходе блока 3 формируетс  сигнал СЧ 1 (пр мой выход триггера 28). Считывание из бло- .ка 4 пам ти второй группы происходит аналогично. Сигнал ГОТ 2 формируетс  на выходе элемента И 9.on drive 31 of block 1 of memory. The data is simultaneously read into the external device from the information outputs of the switches 7 in the presence of an MF 1 signal. Signals from input 12 and reading (output of element 26) are sent to all blocks 1 of the memory of the first group simultaneously. Upon completion of reading all the information, a GOT 1 signal is generated (output of the And 2 element), on which at the output of block 3 an MF 1 signal is formed (direct trigger output 28). Reading from block 4 of the memory of the second group is similar. A GOT 2 signal is generated at the output of the AND 9 element.

После первого цикла записи считывание и запись происход т одновременно , но в разных блоках пам ти вAfter the first write cycle, reading and writing occur simultaneously, but in different memory blocks in

14782571478257

противофазе. Этим обеспечиваютс  не- прирывна  запись и считывание информации .antiphase. This ensures continuous recording and reading of information.

Claims (1)

Формула изобретени Invention Formula Многоканальное буферное запоминающее устройство, содержащее в каждом канале блок пам ти первой группы, первый элемент И и блок задани  режима , первый вход которого подключен к выходу первого элемента И, входы которого подключены к выходамA multichannel buffer memory containing in each channel a memory block of the first group, the first And element and a mode setting block, the first input of which is connected to the output of the first And element, the inputs of which are connected to the outputs 10ten первой и второй групп, входы задани  режимов и синхровходы которых подключены к соответствующим выходам соответствующего блока переключени  режимов , вход запуска которого подключен к выходу соответствующего блока выделени  маркера, синхровход которого подключен к соответствующему входу блока переключени  режимов и  вл етс  соответствующим синхровходом устройства, выходы блока задани  режима подключены к входам задани  режима блоков переключени  режимов иthe first and second groups whose mode setting inputs and synchronous inputs are connected to the corresponding outputs of the corresponding mode switching block, the start input of which is connected to the output of the corresponding marker highlighting block whose sync input is connected to the corresponding input of the mode switching block and the corresponding synchronous input of the device; modes are connected to the inputs of the mode setting of the mode switching blocks and готовности блоков пам ти первой труп- 15 к управл ющим входам коммутаторов, пы, информационные входы которых  в- первый и второй информационные входыreadiness of the first corpus 15 memory blocks to the control inputs of the switches, py, information inputs of which are in the first and second information inputs коммутатора каждого из каналов подключены к информационным выходам сол ютс  соответствующими информационными входами устройства, вход начальной установки блока задани  режима  вл етс  входом начальной установки устройства, отличающеес  тем. что, с целью расширени  областиthe switch of each channel is connected to the information outputs by the corresponding information inputs of the device, the input of the initial installation of the mode setting block is the input of the initial installation of the device, characterized in that. that in order to expand the area 2020 ответствующих блоков пам ти первой и второй групп, выходы готовности блоков пам ти второй группы подключены к входам второго элемента И, выход которого подключен к второму входу блока задани  режима, вход наприменени  устройства за счет асинхронного приема и выдачи массивов данных по каналам, оно содержит в каждом 25 чальной установки которого подключен канале блок пам ти второй группы, к входам начальной установки блоков the corresponding memory blocks of the first and second groups, the readiness outputs of the memory blocks of the second group are connected to the inputs of the second element I, the output of which is connected to the second input of the mode setting block, the input using the device due to asynchronous reception and output of data arrays through channels, it contains each 25th set-up of which is connected to a channel by a memory block of the second group, to the inputs of the initial installation of blocks переключени  режимов, входы чтени  которых объединены и  вл ютс  входом чтени  устройства, выход коммутато- 3Q ра каждого из каналов  вл етс  соответствующим информационным выходом устройства.switching modes, the read inputs of which are combined and are the read input of the device, the switch output 3Q of each channel is the corresponding information output of the device. коммутатор, блок переключени  режимов , блок выделени  маркера и второй элемент И, причем информационный вход блока выделени  маркера каждого из каналов подключен к информационным входам соответствущих блоков пам тиa switch, a mode switching unit, a marker allocation unit and a second AND element, and the information input of the marker allocation unit of each channel is connected to the information inputs of the corresponding memory blocks первой и второй групп, входы задани  режимов и синхровходы которых подключены к соответствующим выходам соответствующего блока переключени  режимов , вход запуска которого подключен к выходу соответствующего блока выделени  маркера, синхровход которого подключен к соответствующему входу блока переключени  режимов и  вл етс  соответствующим синхровходом устройства, выходы блока задани  режима подключены к входам задани  режима блоков переключени  режимов иthe first and second groups whose mode setting inputs and synchronous inputs are connected to the corresponding outputs of the corresponding mode switching block, the start input of which is connected to the output of the corresponding marker highlighting block whose sync input is connected to the corresponding input of the mode switching block and the corresponding synchronous input of the device; modes are connected to the inputs of the mode setting of the mode switching blocks and ответствующих блоков пам ти первой и второй групп, выходы готовности блоков пам ти второй группы подключены к входам второго элемента И, выход которого подключен к второму входу блока задани  режима, вход начальной установки которого подключен к входам начальной установки блоков corresponding memory blocks of the first and second groups, readiness outputs of the memory blocks of the second group are connected to the inputs of the second element I, the output of which is connected to the second input of the mode setting block, the input of the initial installation of which is connected to the inputs of the initial installation of the blocks Фиг.11 сриг.3srig.3 Редактор А,МотыльEditor A, Motyl Составитель С.ШустенкоCompiled by S. Shustenko Техред Л.Олийнык Корректор М.ДемчикTehred L. Oliynyk Proofreader M. Demchik Ц)игЛC) needles Фиг. 5FIG. five