SU1476474A1 - Логический анализатор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  больших интегральных схем и микропроцессорных устройств. Целью изобретени   вл етс  расширение функциональных возможностей анализатора за счет автоматизации контрол  входных последовательностей. Логический анализатор содержит три преобразовател  уровн  1, 14, 15, N буферных регистров 2-1,...2-N, H блоков пам ти 3-1,...,3-N, два мультиплексора 5,4, два блока 6,7 индикации, блок 8 контрол , формирователь 9 адреса, формирователь 10 сигналов записи / чтени , блок 11 синхронизации, блок 12 цифровой задержки и цифровой компаратор 13. Дл  автоматизации контрол  входной информации предварительно в блок контрол  записываетс  эталонна  информаци . При этом кажда  зона пам ти блока контрол  (по числу контролируемых каналов) разбиваетс  на четные и нечетные стороны, где соответственно записываетс  информаци  о предельных значени х величины задержки импульса и о предельных значени х длительности импульсов. В режиме контрол  в случае выхода временных параметров контролируемых импульсов за предельно установленные значени  фиксируютс  номера канала и такта, на которых произошла ошибка. 2 з.п. ф-лы, 4 ил.

Description

чтени , блок 11 синхронизации, блок 12 цифровой задержки, цифровой компаратор 13, второй и третий преобразователи 14 и 15 уровн 

Формирователь 9 адреса (фиг. 2) содержит п триггеров 16-1,„„„,16-п, п элементов ИЛИ 17-1,„0о,17-п,и п- счетчиков 18-1,о.о,18-п.

Формирователь 10 сигналов записи-чтени  (фиг. 3) содержит задающий генератор 19, генератор 20 одиночного импульса, первый и второй элементы И 21 и 22, первый и второй элементы ИЛИ 23 и 24, три элемента комму- тации (переключатели) 25, 26 и 27, кольцевой счетчик 28, первую группу из п элементов И 29-1,„„с,29-п, вторую группу из п элементов И 30-1,„.о 30-п.

Блок 8 контрол  (фиг„ 4) содержит буферный регистр 31, узел 32 пам ти , триггер 33, дешифратор 34, счетчик 35 строк, счетчик 36 каналов, второй цифровой компаратор 37, муль- типлексор 38, первый и второй формирователи 39 и 40 одиночного импульса , три элемента ИЛИ 41 - 43, третий формирователь 44 одиночного импульса , счетчик 45 длительности, триггер 46, элемент И 47, элемент 48 задержки , четвертый формирователь 49 одиночного импульса, третий цифровой компаратор 50

Логический анализатор работает в четырех режимах: режим ,записи контрольной информации с устройства ввода; режим записи временной диаграммы с контролируемого устройства; режим чтени  временной диаграммы, хран щейс  в блоках пам ти; режим контрол  временной диаграммы, хран щейс  в блоках пам тио

В исходном состо нии буферные регистры 2 и 31, блок 12 цифровой задержки , группа триггеров 16, группа счетчиков 18, кольцевой счетчик 28, триггер 33, счетчик 35 строк, счетчик 36 каналов, триггер 46, счетчик 45 длительности обнулены принудительно (цепи приведени  логического анализатора в исходное состо ние условно не показаны).

В режиме записи контрольной информации с устройства ввода первый переключатель 25 блока 10 формировател  сигналов записи-чтени  находитс  в разомкнутом состо нии

5 0

5

0

5

0

5

0

5

(в остальных режимах нормальное положение переключател  замкнутое).

Управл ющие сигналы с устройства ввода поступают на вход записи буферного регистра 31 блока 8 контрол , при этом информаци , наход ща с  на входах буферного регистра, записываетс  в него По переднему фронту управл ющих сигналов формирователь 49 одиночного импульса формирует передний фронт импульсов записи в узел пам ти, по которому контрольна  информаци  с выходов буферного регистра записываетс  в узел 32 пам ти. Адрес  чейки, в которую производитс  запись информации, определ ют выходы счетчика 36 каналов и счетчика 35 строк о По заднему фронту импульсов записи в узел пам ти переключаетс  счетчик 35 строк. По переполнению счетчика строк на его выходе по витс  сигнал, который переключит чик 36 каналов. Так продолжаетс  до тех пор, пока требуемый объем пам ти узла 32 пам ти не будет заполнен контрольной информацией

В режиме записи временной диаграммы с контролируемого устройства вторые входы элементов И 30 формировател  10 сигналов записи-чтени  и первый вход элемента ИЛИ 23 через переключатель 27 подключены к нулевой шине, второй выход формировател  10 сигналов записи-чтени  подключен через переключатель 26 к нулевой шине. На группу входов второго преобразовател  14 уровн  от контролируемого устройства поступают сигналы , сочетание которых определ ет условие начала записи временной диаграммы логическим анализатором. При совпадении сигналов с преобразовател  14 и условий, при которых производитс  запись временной диаграммы , цифровой компаратор 13 выдает сигнал на блок 12 цифровой задержки , сигнал на выходе которого по вл етс  только через некоторое число импульсов на входе. Длительность задержки определ етс  блоком 12 цифровой задержки. Блок 11 синхронизации выдает импульс в формирователь 10 сигналов записи-чтени  при совпадении сигналов с блока 12 цифровой задержки и третьего преобразовател  15 уровн , группа входов которого подключена к группе синхровходов контролируемого устройства.

По приходу сигнала с блока 11 синхронизации генератором 20 одиночного импульса вырабатываетс  импульс, ко- ,торый записываетс  в кольцевой счетч чик 28, после чего кольцевой счетчик вырабатывает периодическую последовательность импульсов записи, которые, пройд  через элементы И 29, поступают на входы буферных регистров 2 и входы триггеров 16, при этом информаци , наход ща с  на входах буферных регистров, записываетс  в них. По заднему фронту импульсов записи переключаютс  триггеры 16, при этом формируетс  передний фронт импульсов записи в блоки 3 пам ти, длительность импульсов записи в блок 3 пам ти определ етс  местом подключени  входов сброса триггеров 16 к синхровходам триггеров той же группы . Место подключени  при этом определ етс  по формулам

N Е (™3-) + 2 + п , если при расчете получилось N п и

г

N Е (-«) + 2 + п -п ,

0 в

если при расчете по первой формуле получилось N 7 п,

где N - номер триггера, к синхро- входу которого подключаетс  вход сброса;

п - номер триггера, вход сброса которого подключают; з - длительность импульса записи в блок пам ти; в - врем  выборки (длительность импульса записи в буферный регистр); Е - функци , означающа  вз тие целой части дробного числа; - общее число триггеров;

п

Ј Е(-/)

ф« + V ЕЛ .

+ Е() + 2,

где 1 «.с, - врем  переключени  адресного счетчика;

2 6 л - врем  установлени  адреса блока пам ти По заднему фронту импульсов записи в блоки пам ти переключаютс  адресные счетчики 18, выходы которых определ ют адрес  чейки, в которую производитс  запись информации. При заполнении блоков 3 пам ти на выходе последнего счетчика 18 по витс  сиг

4764746

нал, который остановит работу кольцевого счетчика 28

В режиме чтени  информации второй выход формировател  10 сигналов за° писи-чтени  подключен через переключатель 26 к нулевой шине, вторые входы элементов И 29 подключаютс  к нулевой шине, а управл ющий вход

задающего генератора 19 отключаетс  от нулевой шиныо При этом уменьшаетс  частота генератора 20, что уменьшает скорость изменени  данных на выходе блока 6 индикации дл  удобст5 ва ее чтени 

При переключении переключател  27 первый вход элемента ИЛИ 23 отключаетс  от нулевой шины, при этом генератор 20 одиночного импульса форми0 РУет импульс, который записываетс  в кольцевой счетчик 28 После этого кольцевой счетчик формирует периодическую последовательность импульсов чтени , которые, пройд  через

5 элементы И 30, поступают на управл ющие входы мультиплексора 4 и через элементы ИЛИ 17 - на счетные входы счетчиков 18. Мультиплексор 4 под управлением импульсов чтени  подклю0 чает соответствующий блок 3 пам ти через второй мультиплексор 5 к блоку 6 индикациио Выбор канала второго мультиплексора 5 определ етс  положением переключател  26„ По заднему фронту импульсов чтени  переключаютс  счетчики 18, подготавлива  чтение из следующих  чеек блоков пам ти

В режиме контрол  управл ющий

Q вход задающего генератора 19 формировател  10 сигналов записи-чтени  отключаетс  от второго входа элемента ИЛИ 23 и вторых входов элементов И 30 и подключаетс  через переклю ,. чатель к нулевой шине (переключатель условно не показан), вторые входы элементов И 29 через переключатель 27 и второй вход элемента И 22 через переключатель 26 подключаютс  к нулевой шине. При переключении переключател  27 первый вход элемента ИЛИ 23 отключаетс  от нулевой шины, при этом генератор 20 одиночного импульса формирует импульс, который записываетс  в кольцевой счетчик 28 „ После этого кольцевой счетчик 28 формирует периодическую последовательность импульсов чтени , которые, пройд  через элементы И 30, посту5

0

5

пают на управл ющие входы мультиплексора 4 и через элементы ИЛИ 17 на счетные входы счетчиков 18„ Мультиплексор 4 .шэд управлением импульсов чтени  подключает через второй мультиплексор 5 соответствующий блок 3 пам ти к блоку 8 контрол  „ Выбор канала 5 мультиплексоров определ етс  положением переключател  26„

При переключении переключател  26 формирователь 40 одиночного импульса выдает импульс, который устанавливает в единичное состо ние триггер 46. Тем самым даетс  разрешение работе счетчика 45 длительности о На группе входов мультиплексора 38 информаци  представлена по всем каналам. По номеру канала, определ емому счетчиком 36 каналов, на выходе мультиплексора 38 присутству- .ет информаци  выбранного канала. Счетчик 45 длительности наращивает свое состо ние по тактовой частоте задающего генератора 19о По заднему фронту импульсов чтени  переключаютс  счетчики 18, подготавлива  чтение из следующих  чеек блоков 3 пам ти. Со сменой информации на канале выходна  информаци  мультиплексора 38 мен ет свое состо ние и формировател 39 одиночного импульса выдает импульс , который сбрасьюает триггер 46 Сигнал запрета на выходе триггера 46 останавливает работу кольцевого счетчика 28 и запрещаетс  работа счетчика 45 длительности, с выходов которого информаци  о длительности задержки импульса поступает на вторую группу входов компаратора 50 Сигнал запрета, пройд  через элемент 48 задержки, .разрешает сравнение подсчитанной длительности сигнала с предельными значени ми, которые поступают на первую группу входов цифрового компаратора 50 из узла 32 пам ти.

Информаци  к сравнению из узла 32 пам ти выбираетс  следующим образом. Значение первой адресной группы входов узла 32 пам ти, определ емое счетчиком 36 каналов, выбирает соответствующую номеру канала зону пам ти . Кажда  зона пам ти разбита на определенное количество строк. В четных строках содержитс  информаци  о предельных значени х величины задержки импульса, в нечетных . строках содержитс  информаци  о.плэе

0

5

0

5

0

5

0

5

дельных значени х длительности импульса . Значение второй адресной группы входов узла 32 пам ти, устанавливаемое счетчиком 35 строк, определ ет в зоне пам ти строку

В том случае, если подсчитанное значение не выходит за границы установленного предела, на первом выходе цифрового компаратора 50 по вл етс  сигнал сравнени „ По этому сигналу на выходе формировател  44 одиночного импульса по вл етс  импульс , который обнул ет счетчик 45 длительности, переключает счетчик 35 строк и устанавливает в единичное состо ние триггер 46. Тем самым разрешаетс  работа кольцевого счетчика 28 и счетчика 45 длительности, который ведет счет длительности импульса до смены информации на выходе узла 38 мультиплексоров. Затем снова производитс .сравнение кодов и так до тех пор, пока на выходе последнего счетчика 18 не по витс  сигнал, свидетельствующий о просмотре всех адресов блока 3 пам ти. Этот сигнал переполнени  сбрасывает триггер 46 (цепь условно не показана), обнул ет счетчик. 35 строк и увеличивает значение счетчика 36-каналов, тем. самым выбираетс  следующий канал дл  анализа.

При совпадении сигналов со счетчика 35 каналов и условий окончани  контрол  цифровой компаратор 37 выдает сигнал, который запрещает работу кольцевого счетчика„

I.

В том случае, если подсчитанное

значение длительности импульса при анализе на цифровом компараторе 50 выходит за границы установленного предела, на втором выходе цифрового компаратора 50 по вл етс  сигнал, который устанавливает в единичное состо ние триггер 33„ Триггер 33 останавливает работу кольцевого счетчика (цепь не показана) и разрешает дешифратору 34 передачу на второй блок 7 индикации информации со счетчика 36 канала, счетчика 35 строк, счетчика 45 длительности, узла 32 пам ти

Таким образом, предложенна  совокупность признаков позвол ет обеспе-, чить возможность автоматизации контрол  временной диаграммы входных последовательностей„

Claims (1)

1. Логический анализатор, содержащий три преобразовател  уровн , первый мультиплексор, первый блок индикации , формирователь адреса, формирователь сигналов записи-чтени , блок синхронизации, блок цифровой задержки, цифровой компаратор, п буферных регистров и п блоков пам ти,

где N

- E(-t -

1-6

+ Е(

гф«

-) + 2,

«з «

«фо,

,± SJL

тг

врем  записи в блок пам ти;

врем  записи в буферный

регистр;

врем  формировани  адреса;

врем  установлени  адреса

блока .пам ти; Е - функци , означающа  вз тие

целой части дробного числа, группы входов первого, второго и третьего преобразователей уровн   вл ютс  соответственно группами информационных входов, входов заданий условий запуска и входов синхронизации анализатора, группа выходов первого преобразовател  уровн  соединена с группами информационных входов п буферных регистров, группа выходов буферного регистра, где i l,..o,n, соединена с группой информационных входов i-го блока пам - .ти, вход записи которого соединен с i-м информационным выходом первой группы формировател  адреса, j-  группа информационных выходов которого , где j 2,..., п+1, соединена с группой адресных входов 1-го блока пам ти, группа выходов которого соединена с 1-й группой информационных входов первого мультиплексора, группа адресных входов которого соединена с первой группой информационных входов формировател  адреса и с первой группой информационных выходов формировател  сигналов записи-чтени , втора  группа информационных выходов которого соединена с входами записи соответствующих буферных регистров и с второй группой информационных входов формировател  адреса, выход признака конца цикла работы которого подключен к первому входу разрешени  счета формировани  .сигна лов записи-чтени , синхровход которого соединен с выходом блока синхронизации , группа выходов второго

10

15

20

25

55

преобразовател  уровн  соединена через цифровой компаратор и блок цифровой задержки с входом разрешени  блока синхронизации, синхровход которого соединен с выходом третьего преобразовател  уровн , отличающийс  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  автоматизации контрол  входных последовательностей , анализатор содержит второй мультиплексор, блок контрол  и второй блок индикации, группа входов которого соединена с группой информационных выходов блока контрол , первый информационный вход которого соединен с первым входом разрешени  счета формировател  сигналов записи- чтени , стробирз ощий вход и второй вход разрешени  счета которого соединены соответственно с выходом строба и признака конца работы блока контрол , второй информационный вход блока контрол  соединен с тактовым выходом формировател  сигналов записи-чтени , выход признака номера канала которого соединен с адресным входом второго мультиплексора и входом пуска блока контрол , тактовый вход которого  вл етс  управл ющим входом ввода эталонной информации анализатора, группа выходов первого мультиплексора соединена с группой информационных входов второго мультиплексора, перва  и втора  группы выходов которого подключены соответственно к группе входов первого блока индикации и первой группе информационных входов блока контрол , втора  группа информационных входов которого  вл етс  группой входов эталонной информации анализатора , причем блок контрол  содержит 45 /буферный регистр, узел пам ти, два триггера, четыре формировател  одиночного импульса, первый, второй и третий элементы ИЛИ, первый элемент И, элемент задержки, счетчик строк, счетчик каналов, счетчик длительности , первый и второй цифровые компараторы , дешифратор и мультиплексор, группа адресных входов которого соединена с группой разр дных выходов . счетчика каналов, с первой группой адресных входов узла пам ти, с первой группой информационных входов дешифратора и с группой входов первого цифрового компаратора блока

30

35

40

50

контрол , выход которого  вл етс  выходом признака конца работы блока контрол , перва  группа информационных входов которого подключена к группе информационных входов мультиплексора , выход которого через первый формирователь одиночного импульса соединен с нулевым входом первого триггера, единичный вход которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом второго формировател  одиночного импульса, вход которого  вл етс  входом пуска блока контрол , выход первого триггера соединен с первым входом первого элемента И, с входом элемента задержки и  вл етс  выходом строба блока контрол , второй вход первого элемента И  вл етс  вторым информационным входом блока контрол , выход первого эле- мента И соединен со счетным входом счетчика длительности, вход сброса которого соединен с вторым входом первого элемента ИЛИ, с выходом третьего формировател  одиночного импульса и с первым входом третьего элемента ИЛИ выход элемента задержки соединен с входом стробировани  второго цифрового компаратора блока контрол , первый выход которого соединен с входом третьего формировател  одиночного импульса, второй выход второго цифрового компаратора блока контрол  соединен с установочным входом второго триггера, выход которого соединен с входом разрешени  дешифратора, втора  группа информационных входов которого соединена с второй группой адресных входов узла пам ти и с группой разр дных выходов счетчика строк, треть  группа информационных входов дешифратора соединена с первой группой информационных входов второго цифрового компаратора блока контрол  и с группой выходов узла пам ти, четверта  группа информационных входов дешифратора соединена с второй группой информационных входов второго цифрового компаратора блока контрол  и с группой разр дных выходов счетчика длительности , группа выходов дешифратора  вл етс  группой информационных выходов блока контрол , первый вход второго элемента ИЛИ соединен с входом сброса счетчика строк и  вл етс  первым информационным входом бло

0

5

0

5

0

5

0

5

ка контрол , выход переполнени  счетчика строк соединен с вторым входом второго элемента ИЛИ, выход которого соединен со счетным входом счетчика каналов, второй вход третьего элемента ИЛИ соединен с входом записи- чтени  узла пам ти и с выходом четвертого формировател  одиночного импульса, вход которого соединен с входом стробировани  буферного регистра блока контрол  и  вл етс  тактовым входом блока контрол , выход третьего элемента ИЛИ соединен со счетным входом счетчика строк, группа информационных входов узла пам ти соединена с группой выходов буферного регистра блока контрол , группа информационных входов которого образует вторую группу информационных входов блока контрол 

20 Анализатор по п. 1, отличающийс  тем, что формирователь сигналов записи-чтени  содержит задающий генератор, генератор одиночного импульса, два элемента И, два элемента ИЛИ, три элемента коммутации , кольцевой счетчик и две группы элементов И, причем группы выходов элементов И первой и второй групп  вл ютс  соответственно второй и первой группами информационных выходов формировател , первые входы элементов И первой и второй групп попарно объединены и подключены к соответствующим выходам кольцевого счетчика, синхровход которого соединен с выходом первого элемента И и  вл етс  тактовым выходом формировател , вторые входы элементов И первой группы объединены и подключены к размыкающему контакту третьего элемента коммутации, подвижный контакт которого подключен к шине нулевого потенциала, а замыкающий контакт подключен к вторым входам элементов И второй группы, управл ющему входу задающего генератора и первому входу первого элемента ИЛИ, второй вход которого  вл етс  синхро- входом формировател , выход задающего генератора соединен с первым входом первого элемента И и синхровходом генератора одиночного импульса, второй вход первого элемента И  вл етс  стробирующим входом формировател , выход первого элемента ИЛИ соединен с подвижным контактом первого элемента коммутации, размыкающий

контакт которого соединен с входом запуска генератора одиночного импульса , выход которого соединен с входом записи кольцевого счетчика, разрешающий вход которого соединен с выходом второго элемента ИЛИ, первый вход которого  вл етс  вторым входом разрешени  счета формировател , первый вход второго элемента И  вл етс  первым входом разрешени 

счета формировател , второй вход второго элемента И соединен с замыкающим контактом второго элемента коммутации , подвижный контакт которого соединен с шиной нулевого потенциала , а размыкающий контакт  вл етс  выходом признака номера канала формировател , выход второго элемента И соединен с вторым входом второго элемента ИЛИ.

Фиг.1

Фиг.з

ФагА