SU1434429A1 - Device for computing logarithms - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в специализированных вычислительных устройствах и устройствах автоV матики. Изобретение позвол ет снизить аппаратурные затраты на устройство дл  вычислени  логарифмов при одновременно;,: повышении точности вычислени  антилогарифмов , которое осуществл етс  сдвигом исходной мантиссы с добавлением к ней логической единицей со стороны старшего разр да в сторону младших разр дов с одновременным анализом на реверсивнол счетчике характеристики логарифма,соответ- ствующей рассматриваемой мантиссе. Устройство содержит регистры сдвига 1 вход 2 тактовой частоты ц , формирователь импульса 3 по спаду, реверсивный счетчик 4, элемент НЕ 5, элементы И-НЕ 6-9, элементы НЕ 10, И, элементы И-НЕ 12-16, вход запуска 17, вход 18 задани  режима устройства. 1 ил. to .С . со 4 . ГО соThe invention relates to digital computing and can be used in specialized computing devices and avtoV matic devices. The invention makes it possible to reduce the hardware cost of a device for calculating logarithms while simultaneously;;: increasing the accuracy of calculating anti-logarithms, which is carried out by shifting the original mantissa with adding a logical unit to it from the high bit to the lower bits and simultaneously analyzing the reversal counter characteristics logarithm corresponding to the mantissa under consideration. The device contains the shift registers 1 input 2 clock frequency c, pulse shaper 3 on the decline, reversible counter 4, item NOT 5, elements AND-NOT 6-9, elements NOT 10, AND, elements-NOT 12-16, start input 17 , input 18 setting the device mode. 1 il. to .C. with 4. GO with

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в специальных вычислительных устройствах и устройствах автоматики.The invention relates to digital computing and can be used in special computing devices and automation devices.

Цель изобретени  - упрощение устройства .The purpose of the invention is to simplify the device.

На чертеже представлена блок-схема устройства дл  вычислени  логарифмов 16-разр дного числа.The drawing shows a block diagram of an apparatus for calculating logarithms of a 16-bit number.

Устройство содержит регистры 1 сдвига, вход 2 тактовой частоты, формирователь 3 импульса по спаду, реверсивный счетчик 4, элемент НЕ 5, элементы И-НЕ 6-9, элементы НЕ 10, 1, элементы И-НЕ 12-16, вход 17 запуска, вход 18 задани  режима устройства, входы-выходы 19-29.The device contains 1 shift registers, 2 clock frequency input, decay pulse shaper 3, reversible counter 4, element NOT 5, elements AND-NOT 6-9, elements NOT 10, 1, elements-NOT 12-16, start input 17 , the input 18 of the device mode setting, the inputs-outputs 19-29.

Сущность вычислени  антилогарифма состоит в дополнении к мантиссе логарифма со стороны ее старшего разр да логической единицы и последующем анализе величины характеристики логарифма.The essence of the calculation of the antilog is in addition to the mantissa of the logarithm on the part of its highest bit of the logical unit and the subsequent analysis of the magnitude of the characteristic of the logarithm.

сдвига 1 не по витс  единица, котора  за-претит прохождение тактовых импульсов через элемент И-НЕ 9 на вычитающий вход реверсивного счетчика 4 и на входы синхронизации регистров 1 сдвига. Одновременно на выходе эле.мента И-НЕ 12 формируетс  положительный перепад, сигнали- зирующир о том, что вычисление логарифма закончено. Этот перепад возникает за счет по влени  уровн  «О на входе элемента И-НЕ 12. Характеристика логарифма имеетс  на выходах реверсивного счетчика 4, а мантисса - на выходах, регистра 1 сдвига. Например, требуетс  вычислить логарифм числа 257;о. Его двоична  запись имеет вид 257 - 00000001000000012.the shift 1 is not a unit that blocks the passage of clock pulses through the NANDEM element 9 to the subtracting input of the reversible counter 4 and to the clock inputs of the shift registers 1. At the same time, at the output of the NAND 12, a positive differential is formed, signaling that the logarithm calculation is completed. This difference occurs due to the appearance of the level “O at the input of the AND-NOT 12 element. The characteristic of the logarithm is at the outputs of the reversible counter 4, and the mantissa at the outputs of the shift register 1. For example, it is required to calculate the logarithm of 257; o. Its binary record has the form 257 - 00000001000000012.

Под воздействием импульса запуска в реверсивный счетчик 4 записываетс  ин10Under the influence of the trigger pulse in the reversible counter 4 is written in10

1515

формаци  лени laziness formation

15,„ 1115, 11

Ig. Процесс вычис- логарифма заканчиваетс , как соответствующей этой мантиссе. Величина 20 только старша  текуща  единица логар.чф- характеристики определ ет, сколько раз на-муемого числа сдвинетс  на место старсдвига 1 не по витс  единица, котора  за-претит прохождение тактовых импульсов через элемент И-НЕ 9 на вычитающий вход реверсивного счетчика 4 и на входы синхронизации регистров 1 сдвига. Одновременно на выходе эле.мента И-НЕ 12 формируетс  положительный перепад, сигнали- зирующир о том, что вычисление логарифма закончено. Этот перепад возникает за счет по влени  уровн  «О на входе элемента И-НЕ 12. Характеристика логарифма имеетс  на выходах реверсивного счетчика 4, а мантисса - на выходах, регистра 1 сдвига. Например, требуетс  вычислить логарифм числа 257;о. Его двоична  запись имеет вид 257 - 00000001000000012.Ig. The computational logarithm process ends as corresponding to this mantissa. The value of 20 only the current high unit of the log.hf-characteristic determines how many times the numbered number moves into the place of the start shift 1 is not a unit, which prevents the passage of clock pulses through the AND-HE element 9 to the subtracting input of the reversible counter 4 and to the inputs of the synchronization registers 1 shift. At the same time, at the output of the NAND 12, a positive differential is formed, signaling that the logarithm calculation is completed. This difference occurs due to the appearance of the level “O at the input of the AND-NOT 12 element. The characteristic of the logarithm is at the outputs of the reversible counter 4, and the mantissa at the outputs of the shift register 1. For example, it is required to calculate the logarithm of 257; o. Its binary record has the form 257 - 00000001000000012.

Под воздействием импульса запуска в реверсивный счетчик 4 записываетс  ин0Under the influence of a trigger pulse in the reversible counter 4 is written in0

5five

формаци  лени laziness formation

15,„ 1115, 11

Ig. Процесс вычис- логарифма заканчиваетс , как 0 только старша  текуща  единица логар.чф- муемого числа сдвинетс  на место старIg. The computational logarithm process ends, as 0 only the highest current unit of the log.chifferential number will move to the place of the old one.

до сдвинуть в сторону младших разр дов дополненную мантиссу. Сдвинута  в сторону младших разр дов дополненна  мантисса  вл етс  искомым антилогарифмом.to move the augmented mantissa toward the younger bits. Shifted to the lower order, the augmented mantissa is the desired antilog.

Устройство дл  вычислени  логарифмов работает следующим образом.A device for calculating logarithms works as follows.

Дл  осуществлени  логарифмировани  на входе 18 выбора режима устройстваTo implement the logarithm on the input 18 mode selection device

2525

должен быть уровеньmust be level

приходом отшего разр да регистра I сдвига. Дл  этого информацию надо сдвинуть в сторону старщих разр дов дл  данного случа  семь раз. За это вре.м  информаци  реверсивного счетчика у.меньшаетс  на семь и равна 15io-7io 8io 10002.the arrival of the first bit of the register I shift. To do this, the information must be shifted to the leading bits for this case seven times. During this time, the information of the reversible counter is reduced by seven and is equal to 15io-7io 8io 10002.

Таким образом, двоичный логарифм числа равен 1000,000000010000000. Семь нулей мантиссы правее единицы сформирорицательного импульса запуска с входа 17 .,,-, вались в результате семикратного сдвига .... .....ч вправо нулевой информации на входе сдвига вправо регистра сдвига.Thus, the binary logarithm of a number is 1000.000000010000000. Seven zeros of the mantissa to the right of the unit of a formal start impulse from the input 17., -, resulted in a sevenfold shift .... ..... h to the right of zero information at the input of the shift to the right of the shift register.

на вход предварите;1ьнои установки реверсивного счетчика 4 в счетчик записываетс  информаци  1111. При .этом на выходах элементов И-НЕ 8 и 16 присутствуют уровни «1, которые, поступа  на входы управлени  записью-сдвигом регистра 1 сдвига, устанавливают его в режим параллельно ввода. Формирователь 3 выдел ет спад импульса запуска, который через элемент И-НЕ 13 поступает на вход синхронизации регистра 1 сдвига, вызыва  запись информации. Через интервал времени, рав- 40 пый длительности импульса запуска, на выходе элемента И-НЕ 8 находитс  уровень «О, а на выходе элемента И-НЕ 16 сохран етс  уровень «1. Така  комбинаци  логических уровней на входах уцрав;1ени  записью-сдвигом регистра 1 сдвига подготавливают регистр к сдвигу информации в сторону старщих разр дов. Если записанное в регистр I входное числе таково, что его старгиий разр д равен нулю, тоAt the input of the first; installation of the reversible counter 4, information 1111 is recorded in the counter. At this, at the outputs of the AND-HE elements 8 and 16 there are levels "1", which, entering the control inputs of the write-shift of the shift register 1, set it in parallel input. The imaging unit 3 extracts the trigger pulse drop, which, through the NAND element 13, enters the synchronization input of the 1 shift register, causing recording of information. After an interval of time equal to the duration of the trigger pulse, the output level of the AND-HE element 8 is at the level "O, and the output of the control element IS-HE 16 is maintained at the level of" 1. Such a combination of logical levels at the inputs of the traces; 1, the shift register of the shift register 1 prepares the register for shifting information towards the high-order bits. If the input number written to the register I is such that its stargate is zero, then

Дл  осуществлени  антилогарифмировани  на входе 18 задани  режима уст25 ройства. должен быть уровень «О. На .информационные входы регистра 1 сдвига подаетс  значение мантиссы, а на входы предварительной установки реверсивного счетчика 4 - значение характеристики. С приходом отрицательного Импульса запуска на вход 17 устройства и на вход разрешени  записи реверсивного счетчика 4 в счетчик записываетс  значение характеристики . При этом на выходах элементов И-НЕ 8 и 16 присутствуют «1, которые, поступа In order to perform antilogging on input 18, set the device mode. must be level "Oh. The information inputs of the shift register 1 are given the value of the mantissa, and the input values of the presetting of the reversing counter 4 is the value of the characteristic. With the arrival of a negative Start Pulse at the device input 17 and at the recording enable input of the reversible counter 4, the characteristic value is recorded in the counter. At the same time at the outputs of the elements AND-NOT 8 and 16 there are "1, which,

.г на входы управлени  записью-сдвигом регистра 1 сдвига, устанавливают его в режим параллельного ввода. Формирователь 3 выдел ет спад импульса запуска, который через З лемент И-НЕ 13 поступает на входы синхронизации регистра 1 сдвига, вызыэлемент И-НЕ 9 открываетс , импульсы 0 запись значени  мантиссы. Через интервал времени, равный длительности импульса запуска на выходе элемента И-НЕ 8 сохран етс  уровень «1, а на выходе элемента И-НЕ 16 присутствует уровень «О. Така  комбинаци  логических уровней на вхотактовоИ частоты проход т с входа 2 устройства через элемент И-НЕ 9 на вы- читаюнщй вход реверсивного счетчика 4, а через элемент И-НЕ 13 на входы синхронизации регистра 1 сдвига. Информаци ,.g to the control inputs of the write-shift of the shift register 1, set it to the parallel input mode. The shaper 3 separates the trigger pulse dropping, which through I AND-NE 13 arrives at the sync inputs of the shift register 1, calling I-NE 9 opens, and pulses 0 recording the mantissa value. After a time interval equal to the duration of the trigger pulse at the output of the element IS-HE 8, the level “1” is maintained, and at the output of the element IS-NE 16 there is a level “O. Such a combination of logic levels at the input frequency passes from the input 2 of the device through the NAND 9 element to the readout input of the reversible counter 4, and through the NAND 13 element to the synchronization inputs of the shift register 1. Information

записанна  в реверсивный счетчик 4 им-55 дах управлени  записью-сдвигом регистра 1recorded in the reversible counter 4 im-55 dah control write-shift register 1

пульсом запуска, с каждым тактовым им-сдвига подготавливает регистр к сдвигуtrigger pulse, with each clock im-shift prepares the register for the shift

пульсом уменьшаетс  на единицу до техзаписанной информации в направлении отpulse is reduced by one to the recorded information in the direction from

пор, пока в старшем разр де регистрастарщих разр дов к младши.ч.while in the higher bit of deregistration of older bits by younger.

5five

шего разр да регистра I сдвига. Дл  этого информацию надо сдвинуть в сторону старщих разр дов дл  данного случа  семь раз. За это вре.м  информаци  реверсивного счетчика у.меньшаетс  на семь и равна 15io-7io 8io 10002.The first bit of the I shift register. To do this, the information must be shifted to the leading bits for this case seven times. During this time, the information of the reversible counter is reduced by seven and is equal to 15io-7io 8io 10002.

Таким образом, двоичный логарифм числа равен 1000,000000010000000. Семь нулей мантиссы правее единицы сформиро0 Thus, the binary logarithm of a number is 1000.000000010000000. Seven zeros of the mantissa to the right of the unit form

Дл  осуществлени  антилогарифмировани  на входе 18 задани  режима уст5 ройства. должен быть уровень «О. На .информационные входы регистра 1 сдвига подаетс  значение мантиссы, а на входы предварительной установки реверсивного счетчика 4 - значение характеристики. С приходом отрицательного Импульса запуска на вход 17 устройства и на вход разрешени  записи реверсивного счетчика 4 в счетчик записываетс  значение характеристики . При этом на выходах элементов И-НЕ 8 и 16 присутствуют «1, которые, поступа To perform antilogging on input 18, assign a device mode. must be level "Oh. The information inputs of the shift register 1 are given the value of the mantissa, and the values of the characteristic are fed to the inputs of the presetting of the reversing counter 4. With the arrival of a negative Start Pulse at the device input 17 and at the recording enable input of the reversible counter 4, the characteristic value is recorded in the counter. At the same time at the outputs of the elements AND-NOT 8 and 16 there are "1, which,

г на входы управлени  записью-сдвигом регистра 1 сдвига, устанавливают его в режим параллельного ввода. Формирователь 3 выдел ет спад импульса запуска, который через З лемент И-НЕ 13 поступает на входы синхронизации регистра 1 сдвига, вызы0 запись значени  мантиссы. Через интервал времени, равный длительности импульса запуска на выходе элемента И-НЕ 8 сохран етс  уровень «1, а на выходе элемента И-НЕ 16 присутствует уровень «О. Така  комбинаци  логических уровней на вхоЕсли значение характеристики, записанной в реверсивный счетчик 4, не равно i5io llll2, на выходе элемента И-НЕ б присутствует уровень «1, который разрешает прохождение через элемент И-НЕ 14 импульсов тактовой частоты на суммирующий вход реверсивного счетчика 4, а через элемент И-НЕ 13 - на входы синхронизации регистра 1 сдвига. Информаци , записанна  в реверсивный счетчик 4, сG to the control inputs of the write-shift of the shift register 1, set it to the parallel input mode. The shaper 3 separates the trigger pulse dropping, which, through I and N-NE 13, arrives at the synchronization inputs of the shift register 1, causing the mantissa value to be written. After a time interval equal to the duration of the trigger pulse at the output of the element IS-HE 8, the level “1” is maintained, and at the output of the element IS-NE 16 there is a level “O. Such a combination of logical levels at the input. If the value of the characteristic recorded in reversible counter 4 is not equal to i5io llll2, the output of element AND-NOT b is level “1, which permits 14 pulses of the clock frequency to the summing input of the reversible counter 4 , and through the element AND-NOT 13 - to the synchronization inputs of the shift register 1. The information recorded in the reversible counter 4, with

И-НЕ и формирователь импульса по спаду, причем информационный вход устройства соединен с информационным входом регистра сдвига, вход разрешени  записи которого соединен с выходом первого элемен- та И-НЕ, первый вход которого соединен с выходом второго элемента И-НЕ и входом суммировани  реверсивного счетчика , вход вычитани  которого соединен с выходом третьего элемента И-НЕ, первыйThe NAND and the decay pulse shaper, and the information input of the device is connected to the information input of the shift register, the recording resolution input of which is connected to the output of the first AND NAND element, the first input of which is connected to the output of the second AND-NOT element and the summing input of the reverse counter, the input of the subtraction of which is connected to the output of the third NAND element, the first

каждым тактовым импульсом увеличиваетс  Ю вход которого соединен с входом такто- на единицу до тех пор, пока счетчик невой частоты устройства и первым входомeach clock pulse increases its input, the input of which is connected to the input of the clock unit by one, until the counter of the device’s new frequency and the first input

установитс  в состо ние Illl2 15io. Это состо ние вызывает по вление уровн  «Оset to Illl2 15io. This condition causes the appearance of a level

на выходе элемента И-НЕ б, который запревторого элемента И-НЕ, второй вход которого соединен с входом задани  режима устройства и первыми входами четвертогоat the output of the element AND-NOT b, which is of the pre-repetitive element, AND-NOT, the second input of which is connected to the input of the device mode setting and the first inputs of the fourth

щает прохождение тактовых импульсов че- j и п того элементов И-НЕ, вторые входы рез элемент И-НЕ 14 на суммирующийкоторых соединены соответственно с выховход реверсивного счетчика 4 и на входы синхронизации регистра 1. Счет счетчика и сдвиг регистра прекращаютс . Одновременно на выходе элемента И-НЕ 12 формируетс  положительный перепад, сигнализирую- 20 первого элемента НЕ, первым входом седь- плий о том, что вычисление антилогариф-мого элемента И-НЕ и вторым входомprevents the passage of the clock pulses of j and the fifth elements of the NAND, the second inputs of the recurrent element of the NAND 14 to the summing of which are connected respectively to the output of the reversible counter 4 and to the synchronization inputs of the register 1. The count of the counter and the shift of the register stop. At the same time, at the output of the NAND 12 element, a positive differential is generated, signaling the 20th element of the first NOT, the first input is a seventh line that the computation of the anti-logarithm AND NAND element and the second input

третьего элемента И-НЕ, выход седьмого элемента И-НЕ соединен с первым Г)ходом восьмого элемента И-НЕ, второй вход и выход которого соединены соответственно с выходом четвертого элемента И-НЕ и выходом старшего разр да регистра сдвига и входом запуска устройства, подключенного к первому входу идестого элемента И-НЕ, второй вход которого соединен с выходомthe third NAND element, the output of the 7th NAND element is connected to the first D) stroke of the 8th NAND element, the second input and output of which are connected respectively to the output of the 4th NAND element and the high bit output of the shift register and the device start input, connected to the first input of the IDE-NAND element, the second input of which is connected to the output

ма закончено. Этот перепад возникает за счет по влени  уровн  «О на входе элемента И-НЕ 12. Значение антилогарифма по вл етс  на выходах регистра 1 ,г сдвига.ma finished. This difference arises due to the appearance of the level "O at the input of the AND-NOT 12 element. The value of the antilog" appears at the outputs of register 1, g shift.

Например,требуетс вычислитьFor example, it is required to calculate

число, логарифм которого равен 1000,000000010000000. Под воздействием импульса запуска в реверсивный счетчикthe number whose logarithm is 1000,000000010000000. Under the influence of a trigger pulse in the reversible counter

дом окончани  вычислени  устройства, выход п того элемента И-НЕ соединен с первым входом управлени  регистра сдвига, второй вход управлени  которого соединенthe house of the end of the calculation of the device, the output of the fifth NAND element is connected to the first control input of the shift register, the second control input of which is connected

записываетс  характеристика 10002 8iQ, а в зо выходом шестого элемента И-НЕ, выходыcharacteristic 10002 8iQ is recorded, and in the output of the sixth element NAND, the outputs

регистр 1 сдвига 10000000100000002. Процесс вычислени  антилогарифма заканчиваетс , как только реверсивный счетчик 4 принимает состо ние , т. е. до остановки на счетчик поступает семь имразр дов реверсивного счетчика соединены с соответствующими входами дев того элемента И-НЕ, выход которого через третий элемент НЕ соединен с вторым входом седьмого элемента И-НЕ, третий вход третьепульсов тактовой частоты. Значит информа- -jr го элемента И-НЕ соединен с выходом ци , записанна  в регистр 1 сдвига,дев того элемента И-НЕ, вы%од старшегоshift register 1 10000000100000002. The anti-log calculation process ends as soon as the reversible counter 4 takes a state, i.e. before stopping, the counter receives seven immersive counter-reversing matrices with the corresponding inputs of the AND-NAND element, whose output through the third element is NOT connected to the second input of the seventh element NAND, the third input of the third pulses of the clock frequency. So the information -jr element AND-NOT is connected to the output of qi, recorded in the shift register 1, the ninth element AND-NOT, you are the oldest

разр да регистра сдвига соединен через второй элемент НЕ с третьим входом второго элемента И-НН, вхтэд запуска устройства соединен с входом формирова- 40The bit of the shift register is connected through the second element NOT to the third input of the second element AND-HH, the device start up voltage is connected to the input of the 40

сдвигаетс  за это врем  семь раз и к моменту остановки сдвига принимает значение 0000000100000001 257,„ .shifts during this time seven times and at the time of stopping the shift takes the value 0000000100000001 257, ".

Claims (1)

Формула изобретени Invention Formula Устройство дл  вычислени  логарифмов, содержащее регистр сдвига, реверсивный счетчик и два элемента НЕ, причем вход запуска устройства соединен с входом синхронизации реверсивного счетчика, вход задани  режима устройства соединен с входом первого элемента НЕ, отличающеес  тем, что, с целью упрощени , оно содержит третий элемент НЕ, дев ть элементовA device for calculating logarithms containing a shift register, a reversible counter and two NO elements, the device start input connected to a reverse counter synchronization input, a device mode setting input connected to the first element input NOT, characterized by the third item NOT, nine items 4545 тел  импульса по спаду, выход которого соединен с вторым входом первого элемента И-НЕ, третий вход которого соединен с выходом третьего элемента И-НЕ, информационный вход реверсивного счетч - ка соединен с входом логической единицы устройства и входом старшего разр да информационного входа регистра сдвига, выходы регистра сдвига и реверсивного счетчика соединены, с выходом функции устройства.decay body, the output of which is connected to the second input of the first NAND element, the third input of which is connected to the output of the third NAND element, the information input of the reversible counter connected to the input of the logical unit of the device and the input of the higher bit of the information input of the shift register , the outputs of the shift register and the reversible counter are connected to the output of the device function. И-НЕ и формирователь импульса по спаду, причем информационный вход устройства соединен с информационным входом регистра сдвига, вход разрешени  записи которого соединен с выходом первого элемен- та И-НЕ, первый вход которого соединен с выходом второго элемента И-НЕ и входом суммировани  реверсивного счетчика , вход вычитани  которого соединен с выходом третьего элемента И-НЕ, первыйThe NAND and the decay pulse shaper, and the information input of the device is connected to the information input of the shift register, the recording resolution input of which is connected to the output of the first AND NAND element, the first input of which is connected to the output of the second AND-NOT element and the summing input of the reverse counter, the input of the subtraction of which is connected to the output of the third NAND element, the first первого элемента НЕ, первым входом седь- мого элемента И-НЕ и вторым входомthe first element is NOT, the first input of the seventh element NAND and the second input дом старшего разр да регистра сдвига и входом запуска устройства, подключенного к первому входу идестого элемента И-НЕ, второй вход которого соединен с выходомthe high-order house of the shift register and the start-up input of the device connected to the first input of the NAND element, the second input of which is connected to the output дом окончани  вычислени  устройства, выход п того элемента И-НЕ соединен с первым входом управлени  регистра сдвига, второй вход управлени  которого соединенthe house of the end of the calculation of the device, the output of the fifth NAND element is connected to the first control input of the shift register, the second control input of which is connected выходом шестого элемента И-НЕ, выходы  output of the sixth element AND-NOT, outputs разр дов реверсивного счетчика соединены с соответствующими входами дев того элемента И-НЕ, выход которого через третий элемент НЕ соединен с вторым входом седьмого элемента И-НЕ, третий вход третье го элемента И-НЕ соединен с выходом дев того элемента И-НЕ, вы%од старшегоThe bits of the reversible counter are connected to the corresponding inputs of the ninth NAND element, whose output through the third element is NOT connected to the second input of the seventh AND NAME element, the third input of the third AND element is NOT connected to the output of the ninth AND NONE element, you % od senior разр да регистра сдвига соединен через второй элемент НЕ с третьим входом второго элемента И-НН, вхтэд запуска устройства соединен с входом формирова- 0the bit of the shift register is connected through the second element NOT to the third input of the second element I-HH, the device startup error is connected to the input of the forming 0 5five тел  импульса по спаду, выход которого соединен с вторым входом первого элемента И-НЕ, третий вход которого соединен с выходом третьего элемента И-НЕ, информационный вход реверсивного счетч - ка соединен с входом логической единицы устройства и входом старшего разр да информационного входа регистра сдвига, выходы регистра сдвига и реверсивного счетчика соединены, с выходом функции устройства.decay body, the output of which is connected to the second input of the first NAND element, the third input of which is connected to the output of the third NAND element, the information input of the reversible counter connected to the input of the logical unit of the device and the input of the higher bit of the information input of the shift register , the outputs of the shift register and the reversible counter are connected to the output of the device function.