SU1427366A1 - Микропрограммный модуль - Google Patents
Микропрограммный модуль Download PDFInfo
- Publication number
- SU1427366A1 SU1427366A1 SU864117522A SU4117522A SU1427366A1 SU 1427366 A1 SU1427366 A1 SU 1427366A1 SU 864117522 A SU864117522 A SU 864117522A SU 4117522 A SU4117522 A SU 4117522A SU 1427366 A1 SU1427366 A1 SU 1427366A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- module
- inputs
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
4 1чЭ
СО о: о:
1
Изобретение относитс к ке и вычислительной технике быть использовано при разра ропрограммируемых контролледелительных вычислительных систем управлени технологи процессами.
Цель изобретени - расшиласти применени модул ;, за ганизации смены микропрограшени числа выводов,
На фиг. 1,2 представлена нальна схема микропрограмм
л ,
Устройство (фиг. 1,2) содержит блок 1 пам ти микрокоманд, счетчик 2 адреса, регистр 3 микрокоманд, блок 4 ключей с тристабильным выходом, демультиплексор 5, сумматор 6, муль- типлексор 7, триггер 8 пуска, генератор 9 тактовых импульсов, (k+1)- бл о- ков 10 элементов И (k - количество входов приема управлени , прием инфор мallJ и с которых блокируетс ), первьй 11.1, второй 11.2 и (n-k) 11.3 блоки элементов И (п -г количество входов приема управлени ), блок 12 элементов ИЛИ, второй элемент ИЛИ 13, элемент И 14, вход кода 15 операций модул , первый 16.1-(п-1) - 16.П-1 входы приема управлени модул (от первого, второго - (п-1)-Го микропрограммных модулей соответственно), вход 17 лоQ 5
0 5 0
писи и хранени микрооперационной части очередной считываемой микрокоманды . Блок ключей с тристабильным выходом служит дл обеспечени нормальной работы двунаправленной шины 18 микроопераций модул . Демультиплексор 5. (передачи управлени ) предназначен дп коммутации адреса передачи управлени на соответствующий микропрограммный модуль. Сумматор 6 предназначен дл модификации младших разр дов адреса очередной микрокоманды. Мультиплексор 7 предназначен дл выделени значени логического услови , соответствующего заданному коду, поступающему с выхода 20.3 логических условий блока 1 пам ти микрокоманд. Триггер 8 пуска предназначен дл запуска или остановки генератора 9 тактовых импульсов. Генератор 9 служит дл вь щачи двух серий тактовых импульсов . Блок 10 элементов И служит дл блокировки входа счетчика.2 адреса при считывании микрокоманды передачи управлени , а также в режиме Настройка. Блоки 11.1, 11.2, 11.3 элементов И служат дл блокировки входа счетчика 2 адреса при реализа ции режима Настройка. Блок 12 элементов ИЛИ служит дл передачи информации на вход регистра - счетчика 2 адреса.Элемент ИЛИ 13 служит дл управлени блоком 10 элементов И при
40
45
гических условий модул , вход - выход ос считывании специальной микрокоманды 18 модул , первый 19,1(п-1) - 19.п-1 выходы передачи управлени модул (первому, второму - (п-1)-ому микропрограммным модул м соответственно), выход 20.1 пол микроопераций, выход 20.2 пол адреса модул , выход 20.3 пол кода логических условий, выход .20.4 пол мпадщих разр дов адресной части микрокоманд, вьйсод 20.5 пол старших разр дов адресной части микрокоманд , вход 21 режима модул , вход 22 пуска модул , вход 23 остановки модул , первый элемент ИЛИ 24, первый 25.1 и второй 25.2 выходы генератора 9 тактовых импульсов.
Блок 1 пам ти микрокоманд предназначен дл хранени микрокоманд. В блоке 1 пам ти микрокоманд кажда микрокоманда занимает одну чейку. Счетчик 2 адреса предназначен дл записи и изменени адреса чейки блока 1 пам ти при записи в блок 1 пам ти микрокоманд новой микропрограммы. Регистр 3 микрокоманд служит дл за50
55
передачи управлени ..Элемент И 14 предназначен дл установки блока 1 пам ти микрокоманд либо в режим запи си информации, либо в режим считывани .
Предлагаемый модуль имеет четьцэе режима работы и функционирует следую щим образом. В исходном состо нии вс элементы пам ти наход тс в нулевом состо нии. Цепи установки исходного состо ни условно не показаны. Дл нормального функционировани блока пам ти на вход обращени V посто нн подаетс единичный потенциал.
Режим выполнени собственных ми рокоманд. В этом режиме на входе 21 модул О. Таким образам счетчик 2 адреса находитс в режиме записи ин формации. На вход 22,подаетс сигнал Пуск, триггер В разблокирует гене ратор 9 и первый синхроимпульс с вы да 25.1 поступает на синхровход сче чика 2. Адрес начальной микрокоманд поступает с входа 15 кода операции
считывании специальной микрокоманды
передачи управлени ..Элемент И 14 предназначен дл установки блока 1 пам ти микрокоманд либо в режим записи информации, либо в режим считывани .
Предлагаемый модуль имеет четьцэе режима работы и функционирует следующим образом. В исходном состо нии все элементы пам ти наход тс в нулевом состо нии. Цепи установки исходного состо ни условно не показаны. Дл нормального функционировани блока 1 пам ти на вход обращени V посто нно подаетс единичный потенциал.
Режим выполнени собственных микрокоманд . В этом режиме на входе 21 модул О. Таким образам счетчик 2 адреса находитс в режиме записи информации . На вход 22,подаетс сигнал Пуск, триггер В разблокирует генератор 9 и первый синхроимпульс с выхода 25.1 поступает на синхровход счетчика 2. Адрес начальной микрокоманды поступает с входа 15 кода операции модул , пройд через блок 12 элементов ИЛИ. По заднему фронту этого импульса он запишетс в счетчик 2. Таким образом на адресный вход блока 1 пам ти поступает адрес считываемой микрокоманды и возбу;1 дает соответствующую ей чейку блока 1 пам ти.
По первому тактовому импульсу с
второго выхода 25.2 генератора 9 мик- д рокоманды также как и у собственных
рооперационна часть считьюаемой микрокоманды записываетс в регистр 3 микрокоманд и через открытый блок А.2 ключей поступает на выход модул .
Если была считана линейна микрокоман-15 му моменту времени ни на входе 15 кода оп ераций модул ни на одном из входов 16.1 -16.-П-1 передачи управлени нет адреса начальной микрокоманды очередной микропрограммы, то в счеттый блок 10 элементов И и блок 12 эле-2о 2 адреса записываетс нулевой код
да, то код логических условий равен нулю и на выходе мультиплексора 7 будет ноль. Поэтому адрес очередной микрокоманды без изменений через открыментов 1ШИ поступает на вход счетчика 2.
По второму тактовому импульсу с выхода 25.1 генератора 9 этот адрес записываетс в счетчик 2. Далее модуль работает аналогично. Если была считана микрокоманда ветвлени , то код логических условий с выхода 20.3 блока 1 пам ти микрокоманд поступает на вход мультиплексора 7, на другой вход которого с входа 17 модул поступают логические услови . В результате проверки логических условий на выходе мультиплексора 7 может по витьтак и 1 . В первом слус как О, чае модуль работает аналогично выше описанному. Во втором случае 1 с выхода мультиплексора 7 поступает на вход сумматора 6, где и складьтаетс с младшими разр дами адреса оче- 40 ° записываетс в счетчик 2. Далее
редной микрокоманды, поступающими с выхода 20.4 блока 1 пам ти, модифициру адрес следующей микрокоманды. Модифицированный адрес через открытый блок 10 элементов И, блок 12 .элементов ИЛИ поступает вновь на вход счетчика 2. Далее модуль работает аналогично.
Режим передачи управлени . В этом режиме также на входе 21 модул присутствует низкий потенциал. В этот режим модуль переходит при считывании специальной микрокоманды передачи управлени . Так как така команда содержит адрес модул , которому передаетс управление, поступающего с выхода 20.2 блока 1 пам ти на адресный вход де ультиплексора 5, то на выходе элемента ИЛИ 13 по витс
1, котора закроет блок 10 элементов И, не допустив прохождение адреса передачи управлени на вход счетчика 2. Адрес передачи управлени через демультиплексор 5 в соответствии со значением йдреса модул поступает на один из выходов 19.1 - 19 . п-1 модул . Микрооперационна часть этой микмикрокоманд в первом режиме записываетс в регистр 3 микрокоманд и через открытый блок 4 поступает на выход 18 микроопераций модул . Если к этоЭто , в свою очередь, ведет к передачи записи в регистр -3 микрокоманд нулевой информации из чейки блока 1 пам ти микрокоманд с нулевым адресом,
25 В таком состо нии модуль будет находитьс до тех пор, пока на один из адресных входов его не поступит адрес очередной микрокоманды.
Режим приема управлени . В этом
30 режиме на входе 21 режима модул присутствует низкий потенциал. Адрес на- чальной микрокоманды поступает от какого-либо микропрограммного модул на соответствующий вход 16.1 -16.П-1
2g приема управлени модул и, пройд через блок 12 элементов ИЛИ, поступает на информационный вход счетчика 2, По первому же тактовому импульсу, поступившему с выхода 25.1 генератора
модуль работает аналогично режиму вь1- полнени собственных микрокоманд.
Режим настройки.
На выходе 21 установки режима мо- 45 дул по вл етс единичный потенциал, которьс закрываютс блоки 10, 11.3, элементов И, счетчик 2 переводитс в режим счета, открываетс элемент И 14, блокируетс регистр 3
микрокоманд, блок 4 ключей с триста- бильным выходом переводитс в режим высокого сопротивлени по выходу. В исходном состо нии триггер 8 находитс в нулевом состо нии, счетчик 2 адреса также обнулен. По сигналу, поступающему на вход 22 пуска, триггер 8 устанавливаетс в eAHHii4Hoe состо ние , разблокиру генератор 9 тактовых импульсов. По первому тактовому
генератора 9, содержимое счетчика 2 увеличиваетс на единицу. В это врем на информационный вход блока 1 пам ти микрокоманд поступает микрооперационна часть записываемой микроко- мавды адресна часть, поле кода логических условий и разр ды адреса модул , которому передаетс управление, IQ на модулем, что ведет к зан тости поступают на информационный вход бло- двунаправленной шины 18 входа-выхода
ка 1 пам ти микрокоманд с входов 16.1, 16.2, 16.3 приема управлени (количество задействованных входов определ етс отклонением количества разр дов ig адресной части, пол кода логических условий, разр дов адреса модул , ко торому передаетс управление, и количества разр дов адреса микрокоманды, причем в последней группе входоь 16.3 2о приема управлени могут быть задействованы не все входы) .
Таким образом, на информационном входе блока 1 пам ти микрокоманд находитс цела микрокоманда. По перво- 25 данным модулем, так и специальные
му же тактовому импульсу, поступающе- микрокоманды передачи управлени . Пому с выхода 25,
2 генератора 9 через открытььч элемент И 14 на вход управлени записью в пам ть, в соответствии с адресом, поступающим с выхода счетчика 2 на адресный вход блока 1 пам ти, его микрокоманду записьгоаетс в чейку блока 1 пам ти. По второму тактовому импульсу с выхода 25,1 генератора 9 содержимое счетчика 2 адреса вновь увеличиваетс на единицу. На информационный вход Р блока 1 пам ти микрокоманд подаетс очередна микрокоманда и по второму импульсу с выхода 25,2 генератора 9 она записываетс , в следующую чейку блока 1 пам ти микрокоманд. Далее в этом режиме модуль работает до тех пор, пока сигнал с выхода переполнени счетчика 2 не пройдет через элемент ИЛИ 24. В результате триггер 8 переходит в нулевое состо ние, блокиру генератор 9. Остановка в любом режиме мозкет быть осуществлена подачей сигнала Стоп на вход 23 установки модул . Из приведенного выше алгоритма функционировани устройства в режиме 4 настройки видно, что оперативна смена информащи в блрке 1 пам ти микрокоманд осуществл етс , Начина с первой чейки (О,.,001), вед общий счет чеек с нулевой (00...000), В нулевой чейке блока 1 пам ти должна быть всегда записана нулева ин35
следние содержат микрооперационную часть адрес (номер) модул , которому передаетс управление: поле кода ло30 гических условий, в котором также как и у собственных линейных микрокоманд записаны нули, и адрес передачи управлени , т.е. адрес начальной микрокоманды , в модуле, которому передаетс управление, У собственных микрокоманд в поле адреса модул , которому передаетс управление, записаны нули, а в поле адреса передачи управлени - косвенньтй адрес следующей
40 собственной микрокоманды, состо щий из двух частей: старших и младших разр дов. Это условное разделение сделано в цел х- уменьшени разр дности сумматора, так как на вход сумма45 тора дл модификации адреса завод тс не все разр ды косвенного адреса, а только часть - младшие разр ды. Это накладывает определенные услови на размещение микрокоманд в блоке пам 50 ™.
В микрокомандах ветвлени в поле кода логических условий задаетс но-- мер провер емого логического, услови . При ветвлении и в случае единичного
gg значени провер емого логического
услови происходит увеличение на единицу младших разр дов адреса, т,е. В случае, когда значение младших разр дов адреса меньше величины 2, где
чани работы в режиме выполнени собственных микрокоманд и в режиме передачи управлени на вход 23 модул не подавать сигнал Стоп , так как это привело бы к тому, что в регистре 3 микрокоманд осталась бы записан- ,ной последн микрокоманда, считанмикроопераций в случае, если на входе 21 режима присутствует нулевой по- теницал.
Таким образом сущность изобретени состоит в расширении области применени путем организации динамической смены микропрограмм без увеличе- 1ИЯ числа выводов модул ,
В блоке пам ти каткда микрокоманда занимает одну чейку,
В блоке пам ти размещаютс как собственные микрокоманды, т,е, микрокоманды микропрограмм, реализуемых
следние содержат микрооперационную часть адрес (номер) модул , которому передаетс управление: поле кода логических условий, в котором также как и у собственных линейных микрокоманд записаны нули, и адрес передачи управлени , т.е. адрес начальной микрокоманды , в модуле, которому передаетс управление, У собственных микрокоманд в поле адреса модул , которому передаетс управление, записаны нули, а в поле адреса передачи управлени - косвенньтй адрес следующей
собственной микрокоманды, состо щий из двух частей: старших и младших разр дов. Это условное разделение сделано в цел х- уменьшени разр дности сумматора, так как на вход сумматора дл модификации адреса завод тс не все разр ды косвенного адреса, а только часть - младшие разр ды. Это накладывает определенные услови на размещение микрокоманд в блоке пам ™ .
В микрокомандах ветвлени в поле кода логических условий задаетс но-- мер провер емого логического, услови . При ветвлении и в случае единичного
значени провер емого логического
услови происходит увеличение на единицу младших разр дов адреса, т,е. В случае, когда значение младших разр дов адреса меньше величины 2, где
а - количество младших разр дов кос- венного адреса микрокомавды. Микрокоманды , следующие после микрокоманды ветвлени , должны располагатьс в соседних чейках блока пам ти. В случае же равенства младших разр дов адреса величине при увеличении на единицу переноса единицы в следующий старший разр д не происходит, и таким образом значение младших разр дов адреса становитс равным нулю. Таким образом в этом случае одна из микрокоманд, следующих за ветвлением , размещаетс в соответствии с кос- is ков элементов И, с первым входом элевенным адресом микрокоманды ветвлени , а друга - в чейке с адресом, у которого значение старших разр дов соответствует значению старших разр дов косвенного адреса микрокоманды ветвлени , а младшие разр ды равны нулю.
Дл обеспечени динамической сме- ны (коррекции) микропрограмм осуществл етс многофункциональное исполь зо1зание части выводов модул , по которым в рабочем режиме циркулирует рабоча информаци , и в режиме записи - адреса и микрокоманды .новой микропрограммы.
Ф ормула изобретени
Микропрограммный модуль, содержащий блок пам ти микрокоманд, счетчик регистр микрокоманд, демультиплексор мультиплексор, триггер пуска, генератор тактовых импульсов, блок элементов ИЛИ, причем группа входов кода операций модул соединена с первой группой входов блока элементов ИЛИ, выход которого соединен с информационным входом счетчика с (n-k)-ro по (п-1)-ый, группа информационных входов модул соединены соответственно .с второй по (п-и-1)-ый группами входов блока элементов ИЛИ (где п - количество групп входов приема управлени , k -количество входов приема
управлени , прием информащю от кото- 50 информационным входом регистра
рых блокируетс ) вход пуска модул соединен с единичньм входом триггера пуска, выход которого соединен с входом запуска генератора тактовых иммикрокоманд , выход пол кода логических условий блока пам ти микрокоманд соединен с адресным входом мультиплек сора, выходы мультиплексора и пол
пульсов, первый выход генератора так- gg младших разр дов адреса блока пам ти
товьк импульсов соединен с входом синхронизации счетчика, информациой- ный выход которого соединен с адресным входом блока пам ти,микрокоманд.
вход логических условий модул соединен с информационным входом мультиплексора , отличающийс тем, что, с целью расширени области применени за счет организации смены микропрограмм и уменьшени числа выводов модул , он допапни- тельно содержит блок ключей с три- стабильным выходом, (k+1) блоков элементов И, элемент И, первый и второй элементы ШШ, сумматор, причем вход задани режима модул соединен с входом с первого по (п+1)-ый бло0
g
мента-И, с входом задани режима работы Счетчика с входом разрешени записи регистра микрокоманд, с входом управлени блока ключей с триста0 бильным выходом, со стробируюш 1м входом демультиплексора, выход пол адреса модул блока пам ти микрокоманд соединен с адресным входом демульти- плексора и с входом второго элемента
5 ИЛИ, выход которого соединен с вторым входом (k+1)-oro блока элементов И, с первого по k-ый входы приема управлени модул соединены с первой груп- пой информационных входов блока пам -
0 ти микрокоманд и с группой входов с первого по k блоков элементов И соответственно , выходы которых соединены- соответственно с (n-k)-ой по п-ую группами входов блока элементов ИЛИ, вход останова модул соединен с первым входом первого элемента ИЛИ, выход д оторого соединен с входом установки в О триггера пуска, второй выход генератора тактовых импульсов соединен с вторым входом элемента И и с входом синхронизации регистра микрокоманд , выход которого соединен с информационным входом блока ключей с тристабильным выходом, выход которого соединен с информационным входом- выходом модул и входами второй группы информационных входов блока пам ти микрокоманд, выход пол микроопераций блока пам ти микрокоманд соеди5
микрокоманд, выход пол кода логических условий блока пам ти микрокоманд соединен с адресным входом мультиплексора , выходы мультиплексора и пол
микрокоманд соединены соответственно с первым и вторым входами сумматора, выход которого объединен с выходом пол старших разр дов адреса блока пам ти микрокоманд и подключен к остальным входм (п+1)-ого блока элементов И и с информационным входом демульти- плексора, с первой по (п-1)-ую группы выходов которого вл ютс выходами передачи управлени модул , выход (k+1)-oro блока элементов И соединен
с (п+1)-ой группой входов блока элементов ИЛИ, выход элемента И которого соединен с входом разрешени записи блока пам ти микрокоманд, выход переполнени счетчика соединен с вторым входом первого элемента ИЛИ,
Фа.2
Claims (1)
- Формула изобретенияМикропрограммный модуль, содержащий блок памяти микрокоманд, счетчик, регистр микрокоманд, демультиплексор, мультиплексор, триггер пуска, генератор тактовых импульсов, блок элементов ИЛИ, причем группа входов кода операций модуля соединена с первой группой входов блока элементов ИЛИ, выход которого соединен с информационным входом счетчика с (п-к)-го по (п-1)-ый, группа информационных входов модуля соединены соответственно с второй по (п-к-1)-ый группами входов блока элементов ИЛИ (где η - количество групп входов приема управления, к -количество входов приема управления, прием информации от которых блокируется) вход пуска модуля соединен с единичным входом триггера пуска, выход которого соединен с входом запуска генератора тактовых импульсов, первый выход генератора тактовых импульсов соединен с входом синхронизации счетчика, информационный выход которого соединен с адресным входом блока памяти,микрокоманд, вход логических условий модуля соединен с информационным входом мультиплексора, отличающийся тем, что, с’ целью расширения области применения за счет организации смены микропрограмм и уменьшения числа выводов модуля, он дополнительно содержит блок ключей с три10 стабильным выходом, (к+1) блоков элементов И, элемент И, первый и второй элементы ИЛИ, сумматор, причем вход задания режима модуля соединен с входом с первого по (п+1)-ый бло15 ков элементов И, с первым входом элементами, с входом задания режима работы счетчика^ с входом разрешения записи регистра микрокоманд, с входом управления блока ключей с триста2о бильным выходом, со стробирующим входом демультиплексора, выход поля адреса модуля блока памяти микрокоманд соединен с адресным входом демультиплексора и с входом второго элемента25 ИЛИ, выход которого соединен с вторым входом (к+1)-ого блока элементов И, с первого по k-ый входы приема управления модуля соединены с первой труп·* пой информационных входов блока памя30 ти микрокоманд и с группой входов с первого по к блоков элементов И соответственно, выходы которых соединены- соответственно с (п-к)-ой по n-ую группами входов блока элеме:1тов ИЛИ, вход останова модуля соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом установки в 0 триггера пуска, второй выход генератора тактовых импульсов 4Q соединен с вторым входом элемента И и с входом синхронизации регистра микрокоманд, выход которого соединен с информационным входом блока ключей с тристабильным выходом, выход которо45 го соединен с информационным входомвыходом модуля и входами второй группы информационных входов блока памяти микрокоманд, выход поля микроопераций блока памяти микрокоманд соеди5Q нен с информационным входом регистра микрокоманд, выход поля' кода логических условий блока памяти микрокоманд соединен с адресным входом мультиплек· сора, выходы мультиплексора и поля 55 младших разрядов адреса блока памяти микрокоманд соединены соответственно с первым и вторым входами сумматора, выход которого объединен с выходом поля старших разрядов адреса блока па·9 1427366 10 мяти микрокоманд и подключен к остальным входм (п+1)-ого блока элементов И и с информационным входом демультиплексора, с первой по (п-1)~ую группы выходов которого являются выходами передачи управления модуля, выход (к+1)-ого блока элементов И соединен с (п+1)-ой группой входов блока элементов ИЛИ, выход элемента И которого соединен с входом разрешения записи блока памяти микрокоманд, выход переполнения счетчика соединен с вторым входом первого элемента ИЛИ,Фиг.1Фир.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864117522A SU1427366A1 (ru) | 1986-05-22 | 1986-05-22 | Микропрограммный модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864117522A SU1427366A1 (ru) | 1986-05-22 | 1986-05-22 | Микропрограммный модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1427366A1 true SU1427366A1 (ru) | 1988-09-30 |
Family
ID=21256570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864117522A SU1427366A1 (ru) | 1986-05-22 | 1986-05-22 | Микропрограммный модуль |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1427366A1 (ru) |
-
1986
- 1986-05-22 SU SU864117522A patent/SU1427366A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 959080, кл. G 06 F 9/22, 1982. Авторское свидетельство СССР № 596947, кл. G 06 F 9/22, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950012058B1 (ko) | 레지스터 제어 회로 | |
SU1427366A1 (ru) | Микропрограммный модуль | |
GB1594066A (en) | Method and arrangement for speeding up the calculation of the address of a microinstruction in a data processing system | |
JPH057738B2 (ru) | ||
SU1659983A1 (ru) | Программируемое устройство управлени | |
SU809397A1 (ru) | Запоминающее устройство с кор-РЕКциЕй ОшибОК | |
SU1130865A1 (ru) | Микропрограммное устройство управлени | |
SU1531172A1 (ru) | Параллельный асинхронный регистр | |
SU1179349A1 (ru) | Устройство дл контрол микропрограмм | |
SU1142833A1 (ru) | Микропрограммное устройство управлени | |
SU1624532A1 (ru) | Д-триггер | |
SU1166109A2 (ru) | Микропрограммное управл ющее устройство | |
SU1195364A1 (ru) | Микропроцессор | |
SU763898A1 (ru) | Микропрограммное устройство управлени | |
SU1478215A1 (ru) | Микропрограммное устройство управлени | |
SU970367A1 (ru) | Микропрограммное управл ющее устройство | |
SU949657A1 (ru) | Микропрограммное управл ющее устройство | |
SU822288A1 (ru) | Буферное запоминающее устройство | |
RU1815647C (ru) | Перестраиваемое логическое устройство | |
RU1800445C (ru) | Устройство дл программного управлени | |
SU1444894A1 (ru) | Регистр сдвига | |
SU1451680A1 (ru) | Контролируемое арифметическое устройство | |
SU802963A1 (ru) | Микропрограммное устройство управле-Ни | |
SU928355A1 (ru) | Микропрограммное устройство управлени | |
SU1709322A1 (ru) | Устройство дл сопр жени с микроЭВМ |