SU1410274A1 - Integrating a-d converter - Google Patents

Abstract

Изобретение относитс  к измерительной технике и может быть использовано в электроизмерительньк приборах и приборах дл  научных исследований . Целью изобретени   вл етс  уменьшение погрешности преобразовани . Отличие преобразовател  состоит в том, что он дополнительно содержит входные резисторы, так что число входных резисторов равно числу входных зажимов. операционный усилитель (ОУ), добавочные ключи и три резистора, причем каждый входной резистор соединен одним выводом с входным зажимом, а другим выводом - с сигнальным входом одного из входных ключей. Сигнальный вход каждого добавочного ключа соединен с сигнальным входом из входных ключей, а управл ющий вход каждого добавочного ключа соединен с управл ющим входом соответствующего входного ключа. Сигнальные выходы добавочных ключей соединены с инвертирующим входом добавочного ОУ, выход которого св зан с неинвертирующим входом ОУ и через первый резистор с инвертирую-, щим входом компаратора, неинвертирующий вход которого соединен с выходом ОУ. Инвертирующий вход ОУ соединен с сигнальными выходами входных ключей . через второй резистор, инвертирующий вход компаратора соединен с его выходом через третий резистор, а неинвертирующий вход добавочного ОУ соединен с общей шиной. 1 з.п.ф-лы, 2 ил. (/; сThe invention relates to measurement technology and can be used in electrical instruments and devices for scientific research. The aim of the invention is to reduce the conversion error. The difference between the converter is that it additionally contains input resistors, so that the number of input resistors is equal to the number of input terminals. an operational amplifier (op-amp), additional switches and three resistors, with each input resistor connected by one output to the input terminal and the other output to the signal input of one of the input switches. The signal input of each additional key is connected to the signal input of the input keys, and the control input of each additional key is connected to the control input of the corresponding input key. The signal outputs of the additional switches are connected to the inverting input of the additional OU, the output of which is connected to the non-inverting input of the op-amp and through the first resistor with the inverting input of the comparator, the non-inverting input of which is connected to the output of the op-amp. The inverting input of the op-amp is connected to the signal outputs of the input keys. through the second resistor, the inverting input of the comparator is connected to its output through the third resistor, and the non-inverting input of the additional OA is connected to the common bus. 1 hp ff, 2 ill. (/; with

Description

(ii (ii

11eleven

Изобретение, относитс  к электроизмерительной технике и может быть использовано в электроизмерительных приборах и приборах дл  научных исслдований , This invention relates to electrical measuring technology and can be used in electrical measuring instruments and scientific research instruments.

Целью изобретени   вл етс  уменьшение погрешности преобразовани .The aim of the invention is to reduce the conversion error.

На фиг,1 приведена принцпиальна  электрическа  схема интегрирующего А1Щ на .фиг.2 - пример выполнени  устройства управлени .Fig. 1 shows the principle electrical circuit of the integrating A1SC in Fig. 2, an example of the execution of the control device.

А1Щ содержит интегратор, выполнен ньм на первом операционном усилителе (ОУ) 1, конденсаторе 2 и резисторе 3 компаратор 4, резисторы 5-7, блоки 8 и 9 ключей, второй операционный усилитель 10, устройство управлени  11 и резисторы 12 и 13,A1SC contains an integrator, made on the first operational amplifier (OS) 1, the capacitor 2 and the resistor 3, the comparator 4, resistors 5-7, blocks 8 and 9 of the keys, the second operational amplifier 10, the control device 11 and the resistors 12 and 13,

Устройство управлени  содержит ге нератор импульсов 14, элементы И 15- 19, триггеры 20-22, элемент задержки .23, инвертор 24, формирователь импульсов 25, 26 и счетчики 27 и 28.The control unit includes a pulse generator 14, elements AND 15-19, triggers 20-22, a delay element .23, an inverter 24, a pulse shaper 25, 26, and counters 27 and 28.

АЦП работает следующим образом. ADC works as follows.

В начальный момент времени конденсатор 2 разр жен (Ug 0). Б первом такте интегрировани  замыкаютс  ключи из блоков 8 и 9, соединенные с резистором 5. При этом ток от источ- ника напр жени  Ug через входной зажим, резистор 5, ключ и резистор поступает на вход ОУ 1. Конденсатор |2 зар жаетс , интегриру  поступающийAt the initial time, capacitor 2 is discharged (Ug 0). In the first integration cycle, the keys from blocks 8 and 9 connected to the resistor 5 are closed. At the same time, the current from the voltage source Ug through the input terminal, resistor 5, key and resistor is fed to the input of the OU 1. The capacitor | 2 is charged, integrating incoming

ток In. Через ключ из блока 9, соединенный с резистором 5, напр жение с правого (по схеме) вывода резистора 5 поступает на инвертирующий вход ОУ 10. Так неинвертирующий вход ОУ 10 соединен с общей точкой, а его выход с неинвертирующим входом ОУ 1, то по цепи обратной св зи, включающей ОУ 1, конденсатор 2, резистор 3 и замкнутые ключи, потенциал правого вывода резистора 5 поддерживаетс  равным нулю за врем  Т„ - интегрировани  входного напр жени  U g. Так как обратна  св зь должна быть отрицательной , то, поскольку выход, ОУ 10 может быть соединен лишь с неинвертирующим входом ОУ 1, требуетс , чтобы к резистору 5 через ключ из блока 9 подключилс  инвертирующий вход ОУ 10. При этом ток зар да конденсатора 2 определ етс  по формуле 1 , где R - сопротивление резистора 5, независимо от сопротивлени  г,, замкнутого ключа из блока В и сопротивлени  резистора 3, конденсатор 2 зар жаетс  линейно. Так как напр жение на правом выводе резистора 5 поддерживаетс  равным нулю, то протекающий ток зар да создает на замкнутом ключе блока 8 и резисторе 3 падение напр жени  такое, что пол рность напр жени  на входе ОУ 1 оказываетс  противоположной пол рности иcurrent In. Through the key from block 9 connected to resistor 5, the voltage from the right (according to the diagram) output of resistor 5 is fed to the inverting input of the op-amp 10. So the non-inverting input of the shelter 10 is connected to a common point, and its output with the non-inverting input of the shelter 1, then a feedback circuit including an op-amp 1, a capacitor 2, a resistor 3 and closed switches, the potential of the right terminal of the resistor 5 is maintained equal to zero during the time T „- integration of the input voltage U g. Since the feedback must be negative, since the output of the op-amp 10 can only be connected to the non-inverting input of the op-amp 1, it is required that the inverting input of the op-amp 10 be connected to the resistor 5 via a switch from block 9. is determined by the formula 1, where R is the resistance of the resistor 5, regardless of the resistance r, of the closed key from the block B and the resistance of the resistor 3, the capacitor 2 is linearly charged. Since the voltage on the right side of the resistor 5 is kept equal to zero, the flowing charge current creates a voltage drop on the closed key of the block 8 and resistor 3 such that the polarity of the voltage at the input of the shelter 1 turns out to be the opposite polarity and

ВХ BX

а его величина определ етс and its value is determined by

по формулеaccording to the formula

г  g

- б - b

RR

где г where r

- сопротивление замкнутого- resistance of the closed

f ключа,f key,

R - сопротивление резистора 3.R is the resistance of the resistor 3.

Линейный зар д конденсатора 2 начинаетс  -от напр жени  Ug относительно общей точки. Б то же врем  относительно неинвертирующего входа ОУ 1 и выхода ОУ 10, он начиналс  от нул . При этом напр жение на конденсаторе 2 определ етс  по формулеThe linear charge of the capacitor 2 starts from -the voltage Ug relative to the common point. At the same time, with respect to the non-inverting input of the OA 1 and the output of the OA 10, it started from zero. In this case, the voltage on the capacitor 2 is determined by the formula

i-« t i- “t

1 one

где t - с врем  от начала зар да, емкость конденсатора 2. В конце первого такта интегрировани  длительностью Т конденсатор 2 оказываетс  зар женным до напр жени where t is the time from the beginning of the charge, the capacitance of the capacitor 2. At the end of the first integration cycle of duration T, the capacitor 2 is charged before the voltage

и,and,

IbXrp IbXrp

- ---1- ---one

UBX т С7 R ,c, UBX t C7 R, c,

00

5five

00

По окончании первого такта интегрировани  ключи блоков В и 9, сигнальные входы которых были соединены с резистором 5, размыкаютс  устройством управлени  11. Устройство управлени , в зависимости от пол рности входного напр жени , замыкает в блоках В и 9 либо те ключи, сигнальные входы которых соединены с резистором 6, либо те, которые,соединены с резистором 7. При этом от входных зажимов через резистор 6 или 7, соответствующий ключ блока 8 и резистор 3 на вход ОУ 1 поступает ток, направление которого противоположно направлению тока в первом такте интегрировани . Величина этого тока равнаAt the end of the first integration cycle, the keys of blocks B and 9, the signal inputs of which were connected to resistor 5, are disconnected by control device 11. The control device, depending on the polarity of the input voltage, closes in blocks B and 9 or those keys whose signal inputs connected to the resistor 6, or those that are connected to the resistor 7. At the same time from the input terminals through the resistor 6 or 7, the corresponding key of the block 8 and the resistor 3 to the input of the shelter 1 receives a current, the direction of which is opposite to the direction of the current in the first those integration. The magnitude of this current is equal to

patippatip

EOI --- илиEOI --- or

1one

II

ра ipra ip

Eol REol r

77

где R/j - сопротивление резистора 6, Rj - сопротивление резистора 7.where R / j is the resistance of resistor 6, Rj is the resistance of resistor 7.

При этом напр жение на инвертирующем и неинвертирующем входах ОУ 1 равноThe voltage at the inverting and non-inverting inputs of the OU 1 is equal to

-Е-E

00

R4 R-, R4 R-,

или Е;, -Eo,or E ;, -Eo,

Хот  напр жение на входах ОУ 1 в момент переключени  ключей измен етс  с и р на Е или , напр жение зар да конденсатора 2 U с, не мен етс . Так как направление тока на входе ОУ 1 изменилось на противоположное , начинаетс  линейный разр д конденсатора 2 до нул . Врем  разр да определ етс  вьфажением:Although the voltage at the inputs of the OA 1 at the time of switching the keys changes from and p to E or, the voltage of the charge of the capacitor 2 U c does not change. Since the direction of the current at the input of the op-amp 1 has been reversed, the linear discharge of the capacitor 2 to zero begins. The discharge time is determined by the pressure:

Т/ с х с ,T / s x s,

Р хэр P har

т.е.those.

т t

X X

RI RI

1 one

ИЛИ т Or T

T,.UpT, .Up

R:R:

,R, Таким образом, врем  разр да конденсатора 2 пропорционально входному напр жению, т.е. осуществл етс  преобразование входного напр жени  в интервал времени., R, Thus, the discharge time of capacitor 2 is proportional to the input voltage, i.e. the input voltage is converted to a time interval.

Дп  завершени  процесса преобразовани  компаратор 4 в момент равенства нулю напр жени  на конденсаторе 2 должен изменить состо ние подава  на устройство управлени  11 сигнал об окончании второго такта интегрировани  (момент времени Ту), Дл  этого один из входов компаратора 4 соединен с выходом ОУ 1. Если второй вход компаратора 4 будет при этом подключен, например, к нулевой точке, то компаратор 4 изменит состо ние не в момент времени, когда напр жение на конденсаторе 2 равно нулю, а в момент времени, когда сумма - напр жение на конденсаторе In completing the conversion process, the comparator 4, at the instant when the voltage on the capacitor 2 is zero, should change the state of the second signal to the control device 11 when the second integration cycle (time Tu) ends. For this, one of the inputs of the comparator 4 is connected to the output of the OA 1. If the second input of the comparator 4 will be connected, for example, to the zero point, then the comparator 4 will change the state not at the time when the voltage on the capacitor 2 is zero, but at the time when the sum is the voltage on the capacitor

и Е Q, или Еand E Q, or E

0101

равна нулю. Нельз equals zero. Nelz

также подключить второй вход компаратора к точке с напр жением, равным EQ, или Ед, так как пол рность этих напр жений зависит от пол рности входного напр жени , а величина - от напр жени  Е, , Е j и сопротивлени  резисторов 6 и 7. Таким образом, второй вход компаратора должен быть соединен с неинвертирующим входом ОУ 1 или, с выходом ОУ 10. Так как напр жение между входами операционного усилител  (без учета напр жени  смещени ) равно нулю, такое соединение эквивалентно подключению входов компаратора 4 параллельно конденсатору 2, что и требуетс .also connect the second input of the comparator to a point with a voltage equal to EQ, or Un, since the polarity of these voltages depends on the polarity of the input voltage, and the magnitude depends on the voltage E,, E j and the resistance of resistors 6 and 7. Thus, the second input of the comparator must be connected to the non-inverting input of the OU 1 or, to the output of the OU 10. Since the voltage between the inputs of the operational amplifier (without taking into account the bias voltage) is zero, this connection is equivalent to connecting the inputs of the comparator 4 in parallel with the capacitor 2, as required.

Напр жение на выходе компаратора 4 определ етс  выражениемThe voltage at the output of the comparator 4 is determined by the expression

иand

ьих- (UB - Ugx,ih- (UB - Ugx,

Ж + иF + and

ex.ex.

где Up - напр жение на неинвертирующем входе компаратора} и Bj - напр жение на инвертирующем входе компаратора.where Up is the voltage at the non-inverting input of the comparator} and Bj is the voltage at the inverting input of the comparator.

2020

2525

30thirty

3535

15 К --т15 K - t

R5 R6 R5 R6

Р5 - сопротивление резистора 13 i Р6 - сопротивление резистора 12.Р5 - resistance of resistor 13 i Р6 - resistance of resistor 12.

Выкодное напр жение компаратора складываетс  из двух составл ющих - напр жени , вызванного напр51жением на конденсаторе 2, и напр жени  противоположной пол рности, вызванного входным синфазным сигналом.The output voltage of the comparator is made up of two components - the voltage caused by the voltage across the capacitor 2, and the voltage of opposite polarity caused by the input common-mode signal.

При и с, О напр жени  на входах компаратора 4 равны (Е, или Ед). следовательно, такое же напр жение и на выходе компаратора, т.е. коэффициент передачи компаратора по синфазному сигналу равен единице. Выбира  Ед, , Е О равным напр жению сраба- тьшани  логических элементов устройства 11, устран ем дополнитель- ную погрешность, вызванную инерционностью компаратора 4. Требуема  величина напр жений ЕWhen and c, O, the voltages at the inputs of the comparator 4 are equal (E, or Ed). therefore, the same voltage at the output of the comparator, i.e. the comparator transmission coefficient of the common mode signal is one. Choosing EU, E O equal to the voltage to operate the logic elements of the device 11, eliminate the additional error caused by the inertia of the comparator 4. The required voltage value E

0101

Е д можетE d can

быть подобрана изменением сопротивлени  резистора.be matched by changing the resistance of the resistor.

Claims (2)

1. Интегрирующий аналого-цифровой преобразователь, содержащий интегратор , выполненный на конденсаторе,1. An integrating analog-to-digital converter containing an integrator made on a capacitor, 45 первом резисторе и первом операционном усилителе, выход которого через . конденсатор соединен с инвертирующим входом первого операционного усилител  и первым выводом первого резистоgg pa, второй вывод которого соединен с выходами трех ключей, компаратор, выход которого подключен к входу устройства управлени , первый, второй и третий выходы которого соединены с45 the first resistor and the first operational amplifier, the output of which is through. the capacitor is connected to the inverting input of the first operational amplifier and the first output of the first resistor pa, the second output of which is connected to the outputs of three switches, a comparator whose output is connected to the input of the control device, the first, second and third outputs of which are connected to gg управл ющими входами первого, второго и третьего ключей соответственно, а группа выходов  вл етс  выходной шиной , резисторы с второго по п тый, входную и две опорные шины, о т л иgg control inputs of the first, second, and third keys, respectively, and the group of outputs is the output bus, resistors from the second to the fifth, the input and two reference buses, and чающийс  тем, что, с целью уменьшени  погрешности преобразовани , в него введены шестой резистор, три дополнительных ключа и второй операционный усилитель, инвертирующи вход которого через соответствующие первый, второй и третий дополнительные ключи подключены к информационны входам первого, второго и третьего ключей и первым вьгаодам второго, третьего и четвертого резисторов, : вторые выводы которых  в.Т1Яютс  соответственно входной и первой и второй опорными шинами, неинвертирую- щий вход второго операционного усилител  соединен с общей шиной, а. выход - с неинвертирующим входом первого операционного усилител  и через п тый резистор с инвертирующим входом компаратора, неинвертирующий вход которого подключен к выходу пер вого операционного усилител , а выход через шестой резистор соединен с инвертирующим входом компаратора, уп- равл ющие входы дополнительных ключей объединены с управл ющими входами первого, второго и третьего ключей соответственно.due to the fact that, in order to reduce the conversion error, a sixth resistor, three additional keys and a second operational amplifier are entered into it, the inverting inputs of which are connected to the information inputs of the first, second and third keys through the corresponding first, second and third keys the second, third, and fourth resistors,: the second terminals of which are T1H are input and first and second busbars, respectively, the non-inverting input of the second operational amplifier is connected to common tire as well output — with a non-inverting input of the first operational amplifier and a fifth resistor with an inverting comparator input, the non-inverting input of which is connected to the output of the first operational amplifier, and the output through the sixth resistor is connected to the inverting input of the comparator, the control inputs of additional keys are combined with the control inputs of the first, second, and third keys, respectively. 2. Преобразователь по п,1, отличающийс  тем, что устройство управлени  выполнено на генераторе импульсов, п ти элементах И инверторе, элементе задержки, двух формировател х импульсов, трех триггерах , двух счетчиках, выход первого из которых  вл етс  группой выходов блока, вход сброса объединен с входо сброса второго счетчика, входом ус2. The converter according to claim 1, characterized in that the control device is executed on a pulse generator, five elements And an inverter, a delay element, two pulse formers, three triggers, two counters, the output of the first of which is a group of block outputs, input reset integrated with the reset input of the second counter, the input тановки 1 первого триггера, первымsettings 1 of the first trigger, first 5five 5 five 00 00 5five 00 входом первого формировател  импульсов и подключен к выходу первого элемента И, первый вход которого непосредственно , а второй - через элемент задержки соединен с выходом второго триггера, объединен с первым входом второго элемента И и  вл етс  первым выходом блока, второй вход второго элемента И объединен с первым в хо- дом третьего элемента И и подключен к первому выходу генератора импульсов , второй выход которого соединен с входом установки 1 второго триггера и входом сброса третьего триггера , выход которого  вл етс  щиной пол рности к первому входу четвертого элемента И непосредственно и к первому входу п того элемента И через инвертор, вторые входы третьего, четвертого и п того элементов И объединены и подключены к выходу первого триггера, выход третьего элемента И соединен со счетным входом первого.счетчика, а выходы четвертого и п того элементов И  вл ютс  соответственно вторым и третьим выходами блока, выход переполнени  второго счетчика соединен с входом сброса второго триггера, вход установки 1 третьего триггера подключен к выходу первого формировател  импульсов, второй вход которого объединен с входом второго формировател  импульсов и  вл етс  входом блока , а выход второго формировател  импульсов соединен с входом сброса первого триггера, выход второго элемента Иподключен к счетному входу второго счетчика.the input of the first pulse shaper and connected to the output of the first element I, the first input of which is directly, and the second through the delay element connected to the output of the second trigger, combined with the first input of the second element And is the first output of the block, the second input of the second element And combined with first in the course of the third element I and connected to the first output of the pulse generator, the second output of which is connected to the installation input 1 of the second trigger and the reset input of the third trigger whose output is polar and to the first input of the fourth element And directly and to the first input of the fifth element And through the inverter, the second inputs of the third, fourth and fifth elements And combined and connected to the output of the first trigger, the output of the third element And connected to the counting input of the first counter the outputs of the fourth and fifth elements And are the second and third outputs of the block respectively; the overflow output of the second counter is connected to the reset input of the second trigger; the installation input 1 of the third trigger is connected to the output of the first driver pulses, the second input of which is combined with the input of the second pulse generator and is the block input, and the output of the second pulse generator is connected to the reset input of the first trigger, the output of the second element I connected to the counting input of the second counter. iiuftpoSou над фие.1 iiuftpoSou over fie.1 Гонт fShingle f ,3апусн 3appusn Л.L. 1313 ISIS 2121 J6J6 гg /тЬм/ um ffsuf pMOcmffsuf pMOcm