SU1410274A1 - Интегрирующий аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к измерительной технике и может быть использовано в электроизмерительньк приборах и приборах дл  научных исследований . Целью изобретени   вл етс  уменьшение погрешности преобразовани . Отличие преобразовател  состоит в том, что он дополнительно содержит входные резисторы, так что число входных резисторов равно числу входных зажимов. операционный усилитель (ОУ), добавочные ключи и три резистора, причем каждый входной резистор соединен одним выводом с входным зажимом, а другим выводом - с сигнальным входом одного из входных ключей. Сигнальный вход каждого добавочного ключа соединен с сигнальным входом из входных ключей, а управл ющий вход каждого добавочного ключа соединен с управл ющим входом соответствующего входного ключа. Сигнальные выходы добавочных ключей соединены с инвертирующим входом добавочного ОУ, выход которого св зан с неинвертирующим входом ОУ и через первый резистор с инвертирую-, щим входом компаратора, неинвертирующий вход которого соединен с выходом ОУ. Инвертирующий вход ОУ соединен с сигнальными выходами входных ключей . через второй резистор, инвертирующий вход компаратора соединен с его выходом через третий резистор, а неинвертирующий вход добавочного ОУ соединен с общей шиной. 1 з.п.ф-лы, 2 ил. (/; с

Description

(ii

11

Изобретение, относитс  к электроизмерительной технике и может быть использовано в электроизмерительных приборах и приборах дл  научных исслдований ,

Целью изобретени   вл етс  уменьшение погрешности преобразовани .

На фиг,1 приведена принцпиальна  электрическа  схема интегрирующего А1Щ на .фиг.2 - пример выполнени  устройства управлени .

А1Щ содержит интегратор, выполнен ньм на первом операционном усилителе (ОУ) 1, конденсаторе 2 и резисторе 3 компаратор 4, резисторы 5-7, блоки 8 и 9 ключей, второй операционный усилитель 10, устройство управлени  11 и резисторы 12 и 13,

Устройство управлени  содержит ге нератор импульсов 14, элементы И 15- 19, триггеры 20-22, элемент задержки .23, инвертор 24, формирователь импульсов 25, 26 и счетчики 27 и 28.

АЦП работает следующим образом.

В начальный момент времени конденсатор 2 разр жен (Ug 0). Б первом такте интегрировани  замыкаютс  ключи из блоков 8 и 9, соединенные с резистором 5. При этом ток от источ- ника напр жени  Ug через входной зажим, резистор 5, ключ и резистор поступает на вход ОУ 1. Конденсатор |2 зар жаетс , интегриру  поступающий

ток In. Через ключ из блока 9, соединенный с резистором 5, напр жение с правого (по схеме) вывода резистора 5 поступает на инвертирующий вход ОУ 10. Так неинвертирующий вход ОУ 10 соединен с общей точкой, а его выход с неинвертирующим входом ОУ 1, то по цепи обратной св зи, включающей ОУ 1, конденсатор 2, резистор 3 и замкнутые ключи, потенциал правого вывода резистора 5 поддерживаетс  равным нулю за врем  Т„ - интегрировани  входного напр жени  U g. Так как обратна  св зь должна быть отрицательной , то, поскольку выход, ОУ 10 может быть соединен лишь с неинвертирующим входом ОУ 1, требуетс , чтобы к резистору 5 через ключ из блока 9 подключилс  инвертирующий вход ОУ 10. При этом ток зар да конденсатора 2 определ етс  по формуле 1 , где R - сопротивление резистора 5, независимо от сопротивлени  г,, замкнутого ключа из блока В и сопротивлени  резистора 3, конденсатор 2 зар жаетс  линейно. Так как напр жение на правом выводе резистора 5 поддерживаетс  равным нулю, то протекающий ток зар да создает на замкнутом ключе блока 8 и резисторе 3 падение напр жени  такое, что пол рность напр жени  на входе ОУ 1 оказываетс  противоположной пол рности и

ВХ

а его величина определ етс 

по формуле

г

- б

R

где г

- сопротивление замкнутого

f ключа,

R - сопротивление резистора 3.

Линейный зар д конденсатора 2 начинаетс  -от напр жени  Ug относительно общей точки. Б то же врем  относительно неинвертирующего входа ОУ 1 и выхода ОУ 10, он начиналс  от нул . При этом напр жение на конденсаторе 2 определ етс  по формуле

i-« t

1

где t - с врем  от начала зар да, емкость конденсатора 2. В конце первого такта интегрировани  длительностью Т конденсатор 2 оказываетс  зар женным до напр жени 

и,

IbXrp

- ---1

UBX т С7 R ,c,

0

5

0

По окончании первого такта интегрировани  ключи блоков В и 9, сигнальные входы которых были соединены с резистором 5, размыкаютс  устройством управлени  11. Устройство управлени , в зависимости от пол рности входного напр жени , замыкает в блоках В и 9 либо те ключи, сигнальные входы которых соединены с резистором 6, либо те, которые,соединены с резистором 7. При этом от входных зажимов через резистор 6 или 7, соответствующий ключ блока 8 и резистор 3 на вход ОУ 1 поступает ток, направление которого противоположно направлению тока в первом такте интегрировани . Величина этого тока равна

patip

EOI --- или

1

I

ра ip

Eol R

7

где R/j - сопротивление резистора 6, Rj - сопротивление резистора 7.

При этом напр жение на инвертирующем и неинвертирующем входах ОУ 1 равно

-Е

0

R4 R-,

или Е;, -Eo,

Хот  напр жение на входах ОУ 1 в момент переключени  ключей измен етс  с и р на Е или , напр жение зар да конденсатора 2 U с, не мен етс . Так как направление тока на входе ОУ 1 изменилось на противоположное , начинаетс  линейный разр д конденсатора 2 до нул . Врем  разр да определ етс  вьфажением:

Т/ с х с ,

Р хэр

т.е.

т

X

RI

1

ИЛИ т

T,.Up

R:

,R, Таким образом, врем  разр да конденсатора 2 пропорционально входному напр жению, т.е. осуществл етс  преобразование входного напр жени  в интервал времени.

Дп  завершени  процесса преобразовани  компаратор 4 в момент равенства нулю напр жени  на конденсаторе 2 должен изменить состо ние подава  на устройство управлени  11 сигнал об окончании второго такта интегрировани  (момент времени Ту), Дл  этого один из входов компаратора 4 соединен с выходом ОУ 1. Если второй вход компаратора 4 будет при этом подключен, например, к нулевой точке, то компаратор 4 изменит состо ние не в момент времени, когда напр жение на конденсаторе 2 равно нулю, а в момент времени, когда сумма - напр жение на конденсаторе

и Е Q, или Е

01

равна нулю. Нельз 

также подключить второй вход компаратора к точке с напр жением, равным EQ, или Ед, так как пол рность этих напр жений зависит от пол рности входного напр жени , а величина - от напр жени  Е, , Е j и сопротивлени  резисторов 6 и 7. Таким образом, второй вход компаратора должен быть соединен с неинвертирующим входом ОУ 1 или, с выходом ОУ 10. Так как напр жение между входами операционного усилител  (без учета напр жени  смещени ) равно нулю, такое соединение эквивалентно подключению входов компаратора 4 параллельно конденсатору 2, что и требуетс .

Напр жение на выходе компаратора 4 определ етс  выражением

и

ьих- (UB - Ugx,

Ж + и

ex.

где Up - напр жение на неинвертирующем входе компаратора} и Bj - напр жение на инвертирующем входе компаратора.

20

25

30

35

15 К --т

R5 R6

Р5 - сопротивление резистора 13 i Р6 - сопротивление резистора 12.

Выкодное напр жение компаратора складываетс  из двух составл ющих - напр жени , вызванного напр51жением на конденсаторе 2, и напр жени  противоположной пол рности, вызванного входным синфазным сигналом.

При и с, О напр жени  на входах компаратора 4 равны (Е, или Ед). следовательно, такое же напр жение и на выходе компаратора, т.е. коэффициент передачи компаратора по синфазному сигналу равен единице. Выбира  Ед, , Е О равным напр жению сраба- тьшани  логических элементов устройства 11, устран ем дополнитель- ную погрешность, вызванную инерционностью компаратора 4. Требуема  величина напр жений Е

01

Е д может

быть подобрана изменением сопротивлени  резистора.

Claims (2)

1. Интегрирующий аналого-цифровой преобразователь, содержащий интегратор , выполненный на конденсаторе,

45 первом резисторе и первом операционном усилителе, выход которого через . конденсатор соединен с инвертирующим входом первого операционного усилител  и первым выводом первого резистоgg pa, второй вывод которого соединен с выходами трех ключей, компаратор, выход которого подключен к входу устройства управлени , первый, второй и третий выходы которого соединены с

gg управл ющими входами первого, второго и третьего ключей соответственно, а группа выходов  вл етс  выходной шиной , резисторы с второго по п тый, входную и две опорные шины, о т л и

чающийс  тем, что, с целью уменьшени  погрешности преобразовани , в него введены шестой резистор, три дополнительных ключа и второй операционный усилитель, инвертирующи вход которого через соответствующие первый, второй и третий дополнительные ключи подключены к информационны входам первого, второго и третьего ключей и первым вьгаодам второго, третьего и четвертого резисторов, : вторые выводы которых  в.Т1Яютс  соответственно входной и первой и второй опорными шинами, неинвертирую- щий вход второго операционного усилител  соединен с общей шиной, а. выход - с неинвертирующим входом первого операционного усилител  и через п тый резистор с инвертирующим входом компаратора, неинвертирующий вход которого подключен к выходу пер вого операционного усилител , а выход через шестой резистор соединен с инвертирующим входом компаратора, уп- равл ющие входы дополнительных ключей объединены с управл ющими входами первого, второго и третьего ключей соответственно.

2. Преобразователь по п,1, отличающийс  тем, что устройство управлени  выполнено на генераторе импульсов, п ти элементах И инверторе, элементе задержки, двух формировател х импульсов, трех триггерах , двух счетчиках, выход первого из которых  вл етс  группой выходов блока, вход сброса объединен с входо сброса второго счетчика, входом ус

тановки 1 первого триггера, первым

5

5

0

0

5

0

входом первого формировател  импульсов и подключен к выходу первого элемента И, первый вход которого непосредственно , а второй - через элемент задержки соединен с выходом второго триггера, объединен с первым входом второго элемента И и  вл етс  первым выходом блока, второй вход второго элемента И объединен с первым в хо- дом третьего элемента И и подключен к первому выходу генератора импульсов , второй выход которого соединен с входом установки 1 второго триггера и входом сброса третьего триггера , выход которого  вл етс  щиной пол рности к первому входу четвертого элемента И непосредственно и к первому входу п того элемента И через инвертор, вторые входы третьего, четвертого и п того элементов И объединены и подключены к выходу первого триггера, выход третьего элемента И соединен со счетным входом первого.счетчика, а выходы четвертого и п того элементов И  вл ютс  соответственно вторым и третьим выходами блока, выход переполнени  второго счетчика соединен с входом сброса второго триггера, вход установки 1 третьего триггера подключен к выходу первого формировател  импульсов, второй вход которого объединен с входом второго формировател  импульсов и  вл етс  входом блока , а выход второго формировател  импульсов соединен с входом сброса первого триггера, выход второго элемента Иподключен к счетному входу второго счетчика.

iiuftpoSou над фие.1

Гонт f

,3апусн

Л.

13

IS

21

J6

г

/тЬм

ffsuf pMOcm