SU1401449A1 - Коммутационна сеть - Google Patents
Коммутационна сеть Download PDFInfo
- Publication number
- SU1401449A1 SU1401449A1 SU864158312A SU4158312A SU1401449A1 SU 1401449 A1 SU1401449 A1 SU 1401449A1 SU 864158312 A SU864158312 A SU 864158312A SU 4158312 A SU4158312 A SU 4158312A SU 1401449 A1 SU1401449 A1 SU 1401449A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- switches
- shift
- network
- rus
- inputs
- Prior art date
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может найти применение в параллельных вычислительных системах, например, дл св зи процессорных элементов с блоками пам ти. Цель изобретени - повышение быстродействи при выполнении линейных сдвигов. Изобретение позвол ет : производить за один такт сдвиг вход-, ного слова на произвольное число позиций . Это достигаетс за счет того, что в схему, состо щую из -п русов коммутаторов 1, информационные входы и выходы которых соединены по правилу соединени n-Cube сети, введены на каждый рус преобразователи ко-; да Джонсона (ПКД) 2, которые формируют управл ющие сигналы на коммутационные элементы руса. Входы каждого из ПКД соединены с К + 1 младшими разр дами шины кода сдвига, где К - номе:р руса. 3 ил. О) С
Description
Wn ::«
4 t4 CD
W,
.t
Изобретение относитс к вычислительной технике и может быть использовано в вычислительных системах преимущественно с параллельной обработкой информации.
Целью изобретени вл етс повышение быстродействи сети при выполнении линейных сдвигов.
На фиг.1 изображена функциональна схема предлагаемого устройства; на фиг.2 - коммутационный элемент, вариант; на фиг.З - функциональна схема на 8 входов и состо ние коммутационных элементов дл сдвига входного кода на п ть позиций вправо, а также преобразователь кода Джоксона (ПКД), варианты.
Структурна схема дл сети на N входов (), представленна на фиг.1, содержит п русов из коммутаторов 1, информационные входы и выходы которых соединены по правилу соединени n-Cube сети, и п-1 ПКД 2.
I
На фиг.2 слева показано, как соединены входы и выходы коммутатора 1 при различных значени х управл ющего сигнала, а справа - вариант реализации коммутатора 1 на обычных мультиплексорах (микросхема К 155 КП 2). На фиг.З, показаны состо ни коммутаторов 1 при коде сдвига 101,j (5 ,5), элементы И 3, элемент ИЛИ 4 и сумматора 5 по модулю два.
Устройство работает следующим образ ом.
Пусть . Рассмотрим матрицы управл ющих сигналов дл всех сдвигов дл сети с восемью входами.
Сдвиг О Сдвиг 1 Сдвиг 2 Сдвиг 3
Сдвиг 4 Сдвиг 5 Сдвиг 6 Сдвиг 7 Ярус Ярус Ярус 012 012 012
Ка щый столбец матрицы представл ет собой значени управл ющих сигналов на 2 коммутирующих элементах соответствующего руса сети. В каждой паре управл ющих сигналов первого руса значени разр дов мен ютс в соответствии с кодом Джонсона (2): 00, 01, IT, 10. Дл второго руса четверки также предствл ют собой код Джонсона (0000, 0001, 0011, 0111, 1111, 1110, 1100, 1000).
Таким образом, использу ПКД, можно построить сеть дл линейных циклических сдвигов входного кода на любое число разр дов. Данна сеть допускает и выполнение диадных сдвигов. Дл этого необходимо сделать одинаковыми все управл ющие сигналы руса. Так как эта задача тривиальна , то в дальнейшем будем рассматривать только линейные циклические сдвиги.
ПКД может быть реализован на базе счетчиков Джонсона или на комбинационной логической схеме.
В данном устройстве ПКД реализован комбинационно. Обозначим через X разр ды входного, а через у - разр ды выходного кода.
Рассмотрим соединительную сеть- на восемь входов. Можно дл ЖД первого руса записать
5
У
1
у; X, © х.
и дл ПКД второго руса
УЗ х-г;
у| xj ® х,Хо;
у xi ® X, ;
У Xi ©(Х, V Xj).
Рассмотрим работу предлагаемой се- ти на примере сдвига входного вектора на п ть позиций вправо. Код сдвига (101)2подаетс на шину кода сдви- га.
Формируютс управл ющие сигналы
у; 0; У 1;
у 1; yj i;:yV 1; y о.
Все клйючевые элементы включены, как показано на фиг.З, и входной код
оказываетс сдвинутым на п ть разр дов вправо.
Claims (1)
- Формула изобретениКоммутационна сеть, содержаща прусов коммутаторов, информационные входы и выходы коммутаторов соединены по правилам n-Cube сети, отличающа с тем, что, с целью повьппени быстродействи при выполнении линейных сдвигов, в него введены п-1 преобразователей кода Джонсона,причем К-й рус содержит 2 групп коммутаторов (где К 1, п - номер руса), управл ющие входы коммутаторов первого руса подключены к мпад- шему разр ду входа кода сдвига сети, управл ющие входы коммутаторов М-й группы К-го руса (,2 - номер группы) подключены к М-му выходу Р-го преобразовател кода Джонсона (,. Р / 1), разр ды информационного входа которого подключены к К младшим разр дам входа кода сдвига сети.ТоW;&WrФиг.2; .J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864158312A SU1401449A1 (ru) | 1986-12-08 | 1986-12-08 | Коммутационна сеть |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864158312A SU1401449A1 (ru) | 1986-12-08 | 1986-12-08 | Коммутационна сеть |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1401449A1 true SU1401449A1 (ru) | 1988-06-07 |
Family
ID=21271704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864158312A SU1401449A1 (ru) | 1986-12-08 | 1986-12-08 | Коммутационна сеть |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1401449A1 (ru) |
-
1986
- 1986-12-08 SU SU864158312A patent/SU1401449A1/ru active
Non-Patent Citations (1)
Title |
---|
Хокни. Паращ1ельные ЭВМ. М.: Радио и св зь, 1986, с. 173, рис, 3. 266. Алексенко А.Г. Основы микросхемотехники. М.: Советское радио, 1977, с. 72. Патент US 3812467, . кл. 6 Об F 7/00, опублик. 1974. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1401449A1 (ru) | Коммутационна сеть | |
US4839848A (en) | Fast multiplier circuit incorporating parallel arrays of two-bit and three-bit adders | |
US4411009A (en) | Digital dual half word or single word position scaler | |
SU1264160A1 (ru) | Устройство дл вычислени систем логических функций | |
SU1056180A1 (ru) | Устройство дл сравнени параллельных кодов чисел | |
SU1162040A1 (ru) | Цифровой накопитель | |
KR970005175A (ko) | 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조 | |
SU1501041A1 (ru) | Модуль дл формировани признака переполнени и кода нормализации | |
SU1401448A1 (ru) | Устройство дл реализации булевых симметричных функций | |
SU860079A1 (ru) | Таблично-алгоритмический функциональный преобразователь | |
SU1089571A1 (ru) | Преобразователь кода Гре в двоичный код и обратно | |
SU1741126A1 (ru) | Пороговое устройство | |
SU1005317A1 (ru) | Пороговый логический элемент | |
SU1056187A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1262573A1 (ru) | Устройство дл формировани кода маски | |
SU1140249A1 (ru) | Каскад цифрового накопител | |
US4334213A (en) | Circuit for addressing binarily addressable memories with BCD addresses | |
RU2149442C1 (ru) | Устройство для умножения по модулю семь | |
SU1136153A1 (ru) | Устройство дл вычислени функции @ = @ + @ | |
SU1145341A1 (ru) | Устройство дл вычислени зависимости @ | |
RU1839247C (ru) | Устройство дл обработки нечеткой информации | |
SU855733A1 (ru) | Устройство дл сдвига информации | |
SU1401452A1 (ru) | Сумматор по модулю три | |
SU957209A1 (ru) | Устройство дл извлечени квадратного корн | |
SU1283979A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный |