SU1162040A1 - Цифровой накопитель - Google Patents

Description

Изобретение относится к устройствам обработки импульсных сигналов и может быть использовано в цифровых синтезаторах частот, измерительной и вычислительной технике 5 для суммирования импульсных последовательностей.

Известен цифровой накопитель, содержащий регистр и два сумматора, первый вход первого сумматора явля- >0 ется входом цифрового накопителя, первым и вторым выходами которого являются соответственно выход переноса первого сумматора и выход регистра, тактовый вход которого явля- 15 ется тактовым входом цифрового накопи^ теля, а выход регистра соединен с вторым входом первого сумматора, выход суммы которого соединен с первым входом второго сумматора · [7|. 20

Недостатком этого цифрового накопителя является то, что он. может ·' функционировать только в одном счетном режиме. Кроме того, этот цифровой накопитель имеет низкое быстро- 25 действие, которое ограничивается суммарным временем задержки накопления, состоящим из времени переключения регистра и двух сумматоров.

Наиболее близким по технической 30 сущности к предложенному является цифровой накопитель, содержащий регистр, мультиплексор и два сумматора, первый вход первого сумматора ЯВЛЯеТСЯ ВХОДОМ ЦИФРОВОГО НаКОПИТе- дд ля, первым и вторым выходами которого являются соответственно выход переноса первого сумматора и выход регистра, тактовый вход которого является тактовым входом цифрового нако- 40 пителя, а выход регистра соединен с вторым входом первого сумматора, выход суммы которого соединен с первым входом второго сумматора, второй вход которого соединен с шиной кода 45 управления емкостью накопителя, информационные входы мультиплексора соединены с выходами сумм первого и . второго сумматора, а выход и управляющий вход мультиплексора соединены '50 соответственно с входой регистра и выходом переноса первого сумматора.

В указанном цифровом накопителе можно установить требуемую емкость или изменять ее в каждом цикле работы 55 устройства [(2(].

Недостатком известного устройства является низкое быстродействие,

поскольку время задержки накопления определяется четырьмя составляющими: быстродействием первого и второго сумматоров, мультиплексора и регистра.

Цель изобретения - повышение быстродействия цифрового накопителя.

Поставленная цель достигается тем, что в цифровой накопитель, содержащий регистр, мультиплексор и два сумматора, первые входы первого сумматора и мультиплексора объединены и являются входом цифрового накопителя, второй вход первого сумматора соединен с шиной кода управления ёмкостью накопителя, первым и вторым выходами которого являются соответственно выход переноса второго сумматора и выход регистра, тактовый вход которого является тактовым входом цифрового накопителя, а выход регистра соединен с первым входом второго сумматора, выход суммы первого сумматора соединен с вторым входом мультиплексора, введены второй и третий¹ регистры, вход и выход второго регистра соединены соответственно с выходом мультиплексора и вторым входом второго сумматора, а его тактовый вход соединен с тактовым входом накопителя, при этом выход суммы второго сумматора соединен с входом регистра, а выход переноса второго сумматора - с входом третьего регистра, тактовый вход и выход которого соединены соответственно с тактовым входом накопителя и управляющим входом мультиплексора.

Более высокое быстродействие в предлагаемом цифровом накопителе достигается ввиду того, что первый сумматор и мультиплексор не охвачены обратной связью с вторым сумматором и регистром, благодаря чему сокращается время задержки накопления цифрового накопителя в любом тактовом периоде его работы.

*

На чертеже показана структурная схема цифрового накопителя.

Цифровой накопитель содержит первый сумматор 1, мультиплексор 2, втод рой сумматор 3, регистр 4 и дополнительные регистры 5 и 6. Первый вход первого сумматора является входом 7 цифрового накопителя, второй вход 8 первого сумматора является шиной кода управления емкостью накопителя, первым 9 и вторым 10 выходами кото3

ί162040

рого являются соответственно выход переноса второго сумматора 3 и выход регистра 4, тактовый вход которого является тактовым входом 11 цифрового накопителя. Информационные вхо- 5 ды мультиплексора 2 соединены соответственно с входом 7 цифрового накопителя и выходом суммы.сумматора 1, а выход мультиплексора 2 соединен с входом дополнительного регистра 5, Ю выход которого соединен с вторьм входом сумматора 3, первый вход и выход которого соединен соответственно с выходом и входом регистра 4.

Вход и выход дополнительного ре- 15 гистра 6 соединен соответственно с выходом переноса сумматора 3 и входом управления мультиплексора 2. Тактовые входы регистров 5 и 6 соединены с тактовым входом 11 накопителя.20

Устройство работает следующим образом.

Сумматор 1 суммирует входной код К, поступающий с входа 7, с входным кодом М управления емкостью, поступа-25 ющим с входа 8. На выходе сумматора 1 образуется код К+М. Таким образом на первый и второй информационные входы мультиплексора 2 непрерывно поступают соответственно код К и код 30 К+М.

Пока сигнал переноса сумматора 3 равен ”0", на управляющий вход мультиплексора в каждый такт работы на- до копителя будет поступать ”0" и на выход мультиплексора пропускается код К, который по тактовым импульсам записывается в регистр 5·. Кдд К сум— мируется в сумматоре 3 с выходным ко-40 дом регистра 4, код суммы подается на вход регистра 4 и следующим тактовым импульсом записывается в регистр 4, что дает на выходе 10 величину нового накопленного кода. ₆ 45

Когда в одном из тактов работы накопитель переполнится, т.е. значение суммы на выходе сумматора 3 до-⁷ стигнет или превысит величину емкости К накопителя, в сумматоре 3 обра- 50

4

зуется остаток Ь, ана выходе 9 сигнал переноса, равный "1". В следующий такт работы накопителя в регистр 6 записывается единичный логический сигнал переноса, в регистр 5код К, в регистр 4 - остаток суммато ра 3-Ь, на выход мультиплексора 2 пропускается код К+М, на выходе сумматора получается код К+Ь, а сигнал переноса на выходе 9 становится равным "О”. В следующем такте работы на копителя в регистр 6 записывается "0" с выхода переноса сумматора 3, в регистр 5 - код К+М, в регистр 4 - код К+Ь, на выход мультиплексора 2 вновь пропускается код К, на выходе сумматора получается код

‘2К+М+Ь и начинается новый цикл работы накопителя, в котором емкость будет равна К-М. В таблице поясняется работа накопителя для К=16;

М=3 и К=3.

Таким образом, в зависимости от величины кода М можно установить требуемую емкость цифрового накопителя или изменять его емкость в каждом цикле работы устройства.

Для обеспечения работоспособности предлагаемого цифрового накопителя необходимо выполнение трех условий:

ΐ_Ρ4+ί_ηΓ/Το,

где и ьр₆ - время задержки записи регистра 4 и регистра 6 соответственно!

⁶ ς ₃- время задержки переключения сумматора 3!

^ЬП£ ^- время задержки-распространения переноса сумматора 3,

"с_м - время задержки мультиплексора.

Максимальная тактовая частота предлагаемого накопителя повышается ввиду исключения из суммарного времени задержки двух времен: времени задержки одного сумматора и мультиплексора.

5

1162040

6

Номер	такта	0	1	2	3	4	5.	6	7	8	9	10	11	12	13/0
Выход	регист-
ра 4		0	3	9	12	15	2	5	1.1	14	1	4	10	13	0
Выход	сумма-
тора 3		3	9	12	15	2	5	11	14	1	4	10	13	0	3
Выход	9 нако-
пителя	0	0	0	0	1	0	0	0	1	0	0	0	1	0

1 0 0 0 0 1

Выход регистра 6

Выход регистра 5

3 6 3 3 3 3

0 0 0 1 0 0 0 1

63336 3 33

Claims (2)

1. ЦИФРОВОЙ НАКОПИТЕЛЬ, содержащий регистр, мультиплексор и два сумматора, первые входы первого сумматора и мультиплексора объединены

   и являются·входом цифрового накопителя, второй вхЗД первого сумматора'соединен с шиной кода управления емкостью накопителя, первым и вторым выходами которого являются соответственно выход переноса второго сумматора и выход регистра, тактовый вход

   которого является тактовым входом цифрового накопителя, а выход регистра соединен с первым входом второго, сумматора, выход суммы первого сумматора соединен с вторым входом мультиплексора, отличающийся тем, что, с целью повышения быстродействия, в него введены второй и третий регистры, вход и выход второго регистра соединены соответственно с выходом мультиплексора и вторым входом второго сумматора, а его тактовый вход соединен с тактовым входом накопителя, при этом выход суммы второго сумматора соединен с входом регистра, а выход переноса второго сумматора соединен с входом третьего регистра, тактовый вход и выход которого соединены соответственно с тактовым входом накопителя и управляющим входом мультиплексора.

   >

   1

   1162040
2. 2