SU1394445A1 - Устройство дл многократного ответвлени цифровых сигналов - Google Patents
Устройство дл многократного ответвлени цифровых сигналов Download PDFInfo
- Publication number
- SU1394445A1 SU1394445A1 SU864090011A SU4090011A SU1394445A1 SU 1394445 A1 SU1394445 A1 SU 1394445A1 SU 864090011 A SU864090011 A SU 864090011A SU 4090011 A SU4090011 A SU 4090011A SU 1394445 A1 SU1394445 A1 SU 1394445A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- block
- receiver
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относитс к электросв зи . Цель изобретени - повышение верности передачи и расширение функциональных возможностей устр-ва. Устр-во содержит регенератор 1, блоки 2 и 3 сопр жени , приемник 4 ци
Description
Bifoff /
(Л
Со СО
NU 4 4 СП
клового синхросигнала, генераторшлй блок 5 5 эл-ты И 6 и 7. Введены управ- п емьй сумматор (УС) 8 и кадровый синхронизатор 9. Возможно произво- Дить поканально совместные операции как над выдел емым, так и вводимым компонентными сигналами (КС) Такие операции осуществл ютс в УС 8, на два информац, входа к-рого поступают и выдел емый, и вводимый (считываемый из запоминающего эл-та Ю) КС Выбор одного из трех реализуемых в УС 8 режимов - режима выделени и ввода, режима группового использовани или режима цифрового транзита КС - осуществл етс формированием
на его входах управлени соответст вующих логич, уровней с блока 5, При этом формирование на первом входе управлени УС 8 высокого потенциала разрешает .прохождение на входы сумматора 16 как вводимого, так и вьщел е- мого КС, что и обеспечивает режим их группового использовани . Формирование на первом входе управлени УС 8 низкого потенциала запрещает режим группового, использовани , В зависимости от потенциала на втором входе управлени УС 8 реализуетс режим цифрового транзита или режим ввода КС в агрегатный сигнал линии св зи. 1 ил.
Изобретение относитс к электросв зи и может быть использовано при передаче сигналов цифровых систем передачи, включа технологические системы передачи.
Цель изобретени - повышение верности передачи и расширение функциональных возможностей устройства.
На чертеже представлена .структурна электрическа схема устройства дл многократного ответвлени цифровых сигналов.
Устройство содержит регенератор 1, -первый 2 и второй 3 блоки сопр жени , приемник 4 циклового синхросигнала ,. генераторный блок 5, первый 6, второй 7 элементы И, управл емый сумматор 8 и кадровый синхронизатор 9,
Первый блок 2 сопр жени содержит запоминающий элемент 10 и приемный преобразователь 11 кода.
Второй блок 3 сопр жени содержит элемент И 12, формирователь 13, запоминающий элемент.14 н блок 15 фазовой автоподстройки частоты.
Управл емый сумматор 8 содержит сумматор 16, первьп 17 и эторой 18 элементы 2И-ИПИ и инвертор 19.
Устройство дл многократного ответвлени цифровых сигналов работает следующим образом.
Агрегатный сигнал в линейном коде поступает на первый вход регенератора 1 и далее с его второго выхода в
двоичной форме постзшает на первый
вход приемника циклового сйнхросигнаi ла 4 и через элемент И 12 на первый
5 вход формировател 13. Одновременно
:на второй вход формировател 13 по- ступают импульсные последовательнос- ти с первого выхода генераторного блока 5, обеспечивающие работу при- 0 емника команд согласовани скоростей формировател 13, что обеспечивает открывание элемента И 12 с последующим выделением компонентного сигнала из агрегатного и его восстановлением на запоминающем элементе 14. Запись выдел емого компонентного сигнала в запоминающем элементе 14 осуществл - ётс невосстановленной тактовой частотой записи с выхода формировател 13, а считьюание - тактовой частотой считывани с выхода блока 15, С выхода запоминающего элемента 14 выделенный и восстановленный компонент-. ный сигнал в линейном коде поступает в линию. Ввод компонентного сигнала, поступающего в линейном коде из линии , осуществл етс последовательно первым блоком 2 сопр жени , управл е- . мым сумматором 8 и вторым элементом И 7 и через второй вход регенератора I поступает в агрегатный сигнал, передаваемый далее в линейном коде в линию. При этом преобразование вводимого компонентного сигнала из линей5
ного кода в-двоичный, выделение хронирующего колебани тактовой частоты записи первого блока сопр жени , а также формирование адресных последовательностей импульсов Ы, , , . COg и О,..., 31 записи осуществл ютс в приемном преобразователе I1 кода. Вводимый компонентный сигнал в двоичной форме поступает на информацион- д мирование на первом входе управлени
20
ный вход записи запоминающего элемента Т0„ Запись в запоминающий элемент 10 осуществл етс в соответствии с адресными последовательност ми импульсов U,,с.о, Wj и О, ,. ., си, поступающими с адресных выходов приемного преобразовател 1 кода. Управление счетной схемой приемного преобразовател 11 кода осуществл етс в соответствии с цикловым синхросигналом вводимого компонентного сигнала. Таким образом обеспечивает- . с упор доченна запись вводимого компонентного сигнала в запоминающий элемент 10 Считьшание из запо- 25 минающего элемента 10 осуществл етс в соответствии с адресными последовательност ми импульсов w . ,., ,и 0 31 считывани , поступающими с адресных выходов кадрового 30 синхронизатора 9. Кроме того, в качестве тактовой частоты в кадровом синхронизаторе используетс невосстановленна (не усредненна по фа
управл емого сут тматора 8 высокого потенциала разрешает прохождение на входы сумматора 16 как вводимого, так и вьщел емого компонентных сиг- 31 запи-15 налов- что обеспечивает режим их
jrpynnoBoro использовани Формирование на первом входе управлени управл емого сумматора 8 низкого потенциала запрещает режим группового использовани , и в зависимости от высокого или низкого потенциала на втором входе управлени управл емого сумматора 8 реализуетс соответственно режим цифрового транзита или режим ввода компонентных сигналов в агрегатньм сигнал линии св зи
Claims (1)
- Формула изобретениУстройство дл многократного ответвлени цифровых сигналов, содержащее регенераторд первый и второй блоки сопр жени , приемник циклового синхросигнала и последовательно соезовой характеристике) тактова час- 35 диненные генераторный блок, первыйтота записи, поступающа с выхода формировател 13,В качестве анализируемой входной информации на второй вход кадрового синхронизатора поступает также невосстановленный компо- нентньй сигнал с первого информацион ного выхода второго блока сопр жени Таким образом, считьшание из запоми нающего элемента 10 вводимого ком- -понентного сигнала осуществл етс в строгом фазовом соответствии с кадром невосстановленного выдел емого компонентного сигнала Последнее делает возможным производить поканаль но совместные операции как над выдел емым, так и вводимым компонентными сигналами.Такие совместные опе рации над компонентными сигналами осзпцествл ютс в управл емомре 8, на два информационных входа ко- 55 отличающеес тем, что.торого поступают и выдел емый, и вводимый (считываемый из запоминающего элемента 10) компонентные сигналы. Вь1бор одного из трех реализуемых вуправл емом су маторе режимов - режима выделени и ввода, режима группового использовани или режима цифрового транзита компонентных сигналов - осуществл етс формированием на его входах управлени соответствующих логических уровней с выходов генераторного блока 5. При этом фор20. 25 30Формула изобретениУстройство дл многократного ответвлени цифровых сигналов, содержащее регенераторд первый и второй блоки сопр жени , приемник циклового синхросигнала и последовательно сое0элемент И и второй элемент И, выход которого соединен с вторым входом регенератора,второй выход которого соединен с первым входом приемника0 циклового синхросигнала и первым входом второго блока сопр жени , второй вход которого соединен с вторым входом первого блока сопр жени и с первым выходом генераторного блока -, это-5 рой выход которого соединен с вторьм входом приемника циклового синхросигнала , первый выход которого соединен с первым входом генераторного блока, второй вход которого соединен с третьим выходом регенератора, третий вход которого соединен с выходом первого элемента И, второй вход которого соединен со вторым выходом приемника циклового синхросигнала.«с целью повьшени верности передачи -и расширени функциональных возможностей , введены кадровый синхронизатор и управл емьш сумматор, первый и513944456второй входы управлени которого сое-динен с выходом тактовой частоты задинены соответственно с третьим ипйсИ второго блока сопр жени , перчетвертым выходами генераторного бло-вый информационный выход которогока, а первый информационный вход - соединен со вторым входом кадровогок информационному выходу первого бло-синхронизатора и со вторым информака сопр жени , первый вход которогоционным входом управл емого сумматосоединен с выходом кадрового синхро-ра, выход которого соединен со втонизатора , первый вход которого сое-рым входом второго элемента И
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864090011A SU1394445A1 (ru) | 1986-07-17 | 1986-07-17 | Устройство дл многократного ответвлени цифровых сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864090011A SU1394445A1 (ru) | 1986-07-17 | 1986-07-17 | Устройство дл многократного ответвлени цифровых сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1394445A1 true SU1394445A1 (ru) | 1988-05-07 |
Family
ID=21246169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864090011A SU1394445A1 (ru) | 1986-07-17 | 1986-07-17 | Устройство дл многократного ответвлени цифровых сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1394445A1 (ru) |
-
1986
- 1986-07-17 SU SU864090011A patent/SU1394445A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1069178, кло Н 04 J 3/08, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6057571A (ja) | ビデオ変換方式 | |
SU733526A3 (ru) | Устройство дл передачи и приема кодовых сигналов цветного телевидени | |
JPS59198507A (ja) | プログラム可能な時間コ−ド発生回路 | |
SU1394445A1 (ru) | Устройство дл многократного ответвлени цифровых сигналов | |
JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
JPH0225576B2 (ru) | ||
JPS60203094A (ja) | ビデオ信号を時間圧縮または時間伸長する回路装置 | |
US4636877A (en) | Apparatus for reproducing multiple track digital signals and including timing control of read/write operations | |
JPH03119843A (ja) | マルチプレクスシステムのクロツク信号供給装置 | |
JPS62274948A (ja) | フレーム同期装置 | |
SU1312556A1 (ru) | Устройство дл асинхронного сопр жени цифровых потоков | |
US4354274A (en) | Digital signal transmission system | |
RU2022476C1 (ru) | Цифровая система передачи с двусторонним согласованием скорости | |
SU1737746A1 (ru) | Устройство синхронизации плезиохронных сигналов | |
JPH07131492A (ja) | 多段中継方式 | |
SU1021005A2 (ru) | Устройство синхронизации сигналов | |
SU1513494A1 (ru) | Устройство дл асинхронного переприема | |
SU1420670A1 (ru) | Система дл асинхронного сопр жени импульсных потоков | |
SU1107336A2 (ru) | Устройство кадровой синхронизации | |
SU1474658A1 (ru) | Устройство ввода асинхронного цифрового потока | |
SU1735860A1 (ru) | Двухканальное устройство дл сопр жени ЭВМ | |
SU1510105A1 (ru) | Устройство дл передачи и приема данных | |
SU1665521A1 (ru) | Система передачи и приема информации с импульсно-кодовой модул цией и выделением групп каналов коллективного пользовани | |
SU1290556A1 (ru) | Устройство дл передачи и приема дискретных сигналов | |
SU598263A1 (ru) | Приемное устройство псевдослучайных сигналов |