SU1383405A1

SU1383405A1 - Интерпол тор

Info

Publication number: SU1383405A1
Application number: SU864085744A
Authority: SU
Inventors: Валерий Пантелеймонович Марценюк; Олег Анатольевич Белоконь; Валерий Иванович Пилипчак; Олег Анатольевич Пленсак
Original assignee: Специальное Конструкторско-Технологическое Бюро "Модуль" Винницкого Политехнического Института
Priority date: 1986-07-07
Filing date: 1986-07-07
Publication date: 1988-03-23

Abstract

Изобретение относитс к вычислительной технике. Цель изобретени - повьшение достоверности интерпол ции при наличии одиночных искаженных отсчетов . Интерпол тор содержит генератор 1 синхроимпульсов, блок задержки 2, двухпороговый компаратор 3, алгебраический сумматор 4, блок 5 коммутации, блок 6 аналоговой интерпол ции , D-триггер 7, элемент И 8, вход 9, выход 10. При по влении искаженного входного значени , отклонение которого от соседнего превьппает допуск, установленный компаратором, оно замен етс усредненным значением, рассчитанным по соседним значени м. 1 ил. i (Л С

Description

со

00 00

NU

о

ел

Изобретение относитс к вычислительной технике.

Цель изобретени - повышение достоверности интерпол ции при наличии одиночных искаженных отсчетов.

На чертеже приведен предлагаемый интерпол тор.

Интерпол тор содержит генератор синхроимпульсов, блок 2 задержки, йвухпороговый компаратор 3, алгебраический сумматор 4, блок 5 коммутации , блок 6 аналоговой интерпол ции , D-триггер 7, элемент И 8, вход и выход 10.

Интерпол тор работает следующим Образом.

В интерпол торе при наличии одиночных искаженных отсчетов обнаружение ошибок осуществл етс путем определени приращени сигнала между Двум соседними отсчетами при последующем сравнении этого приращени с Допустимым отклонением. Величина допустимого отклонени определ етс исход из максимально возможной скорости изменени входного сигнала. Если приращение сигнала выше величины допустимого отклонени , отсчет считаетс искаженным и замен етс значением , рассчитанным по формуле интерпол ционного многочлена степени N. При этом используетс га неискаженных дтсчетов, предшествующих искаженному , и п отсчетов, следуюпщх за искаженным .

На вход 9 с периодом Т поступают Отсчеты сигнала, которые записываютс в блок 2 задержки по переднему фронту синхроимпульсов. При по влении на основном выходе блока задержки искаженного отсчета разность между ним и соседним отсчетом превьшает допусковую и на выходе компаратора 3 по вл етс сигнал логической единицы На инвертирующем выходе D-триггера находитс логическа единица до прихода следующего синхроимпульса . Поэтому элемент И,, воздейству на блок 5 коммутации, подключает выход алггебраического сумматора 4 к

Составитель Г Редактор Н. РогуличТе гред М. Дидык

Заказ 1298/50

Тираж 704

входу блока 6, заменив искаженное входное значение на рассчитанное в I алгебраическом сумматоре 4 по соседс ним, неискаженным значени м. Затем D-триггер по переднему фронту синхроимпульса переводитс в противоположное состо ние, на выходе элемента И 8 по вл етс нуль и основной выход

o блока 2 снова подключаетс к входу блока-6.

t

Claims

Формула изобретени

5 Интерпол тор, содержащий блок задержки , вход которого вл етс вхо- дом интерпол тора, генератор синхроимпульсов , выход которого соединен с входами синхронизации блока задерж0 ки и блока аналоговой интерпол ции, алгебраический сумматор, входы которого соединены с группой выходов блока задержки, а выход - -с первым информационным входом блока коммута5 ции, выход которого соединен с .информационным входом блока аналоговой интерпол ции, выход которого вл етс выходом интерпол тора, отличающийс тем, что, с целью

0 повышени достоверности интерпол ции при наличии одиночных искаженных отсчетов , интерпол тор содержит двух- пороговый компаратор, D-триггер и элемент И, при этом основной выход

5 блока задержки соединен с вторым информационным входом блока коммутации и первым входом двухпорогового компаратора , второй вход которого соединен с выходом группы выходов блока

0 задержки, который характеризуетс задержкой, на один шаг большей, чем задержка по основному выходу блока злдержки, выход двухпорогового компаратора соединен с информационным вхо5 дом D- триггера и первым входом элемента И, выход генератора синхроимпульсов соединен с синхронизирующим входом D-триггера, а его инверсный вьгход - с вторым входом элемента И,

.выход которого соединен с управл ющим входом блока коммутации

сипов

Корректор М. Максимишинец

Подписное