SU1377843A1 - Code ring oscillator - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах контрол  и диагностики логических блоков в качеств генератора тестовых последовательностейThe invention relates to computing and can be used in devices for monitoring and diagnostics of logical blocks as a generator of test sequences.

Целью -изобретени   вл етс  повышение быстродействи .The purpose of the invention is to improve speed.

На чертеже представлена структурна  схема генератора кодовых колецThe drawing shows a block diagram of the generator of code rings

Генератор содержит распределитель 1 импульсов, схему 2 сравнени , первый 3, третий 4 и второй 5 регистры сдвига, первый 6, третий 7 и второй 8 счетчики, первый 9, п тый 10, четвертый 11, третий 12, второй 13, дес тый 14, седьмой 15, шестой 16, восьмой 17, дев тый 18 и одиннадцатью 19 элементы И, третий 20, первый 21, четвертый 22, второй 23 и п тый 24 элементы ШМ, элемент НЕ 25, элемент 26 задержки, триггер 27, вход 28 начальной установки, вход 29 запуска, выход 30„The generator contains a pulse distributor 1, a comparison circuit 2, the first 3, the third 4 and the second 5 shift registers, the first 6, the third 7 and the second 8 counters, the first 9, the fifth 10, the fourth 11, the third 12, the second 13, the tenth , seventh 15, sixth 16, eighth 17, ninth 18 and eleven 19 elements AND, third 20, first 21, fourth 22, second 23 and fifth 24 CM elements, NOT element 25, delay element 26, trigger 27, input 28 initial installation, launch input 29, output 30 "

Генератор кодовых колец работает следующим образомThe code ring generator works as follows.

С входа 28 в счетчик 6 записываетс  его.начальное состо ние, которо в младше разр де Должно содержать единицу„ По сигналу Пуск, поданному на вход 29, осуществл етс  сброс в нулевое состо ние счетчика 8 через элемент ИЛИ 24, сброс в кулевое состо ние счетчика 7 и запись в регист 3 сдвига содержимого счетчика 6, а на втором, первом, четвертом и третьем выходах распределител  1 импульсов формируютс  соответственно сигналы, сдвинутые по времени, синFrom the input 28 to the counter 6 it is recorded. The initial state, which is lower than the discharge, must contain the unit. The Start signal applied to the input 29 is reset to the zero state of the counter 8 through the OR element 24, is reset to the cool state counter 7 and writing to shift register 3 of the contents of counter 6, and on the second, first, fourth and third outputs of the distributor 1 pulses, the signals are shifted in time, syn

xpoHHSHpyKimjHe работу всего устройства Нулевое состо ние счетчика 8 обеспечивает через элемент 1-ШИ 2 и элемент И 19 поступление единичного сигнала на вход элемента И 1В, По сигналу, поступающему с распределител  1 через элемент И 18 на вход сдвига регистра 3 при единичном сигнале на инверсном выходе элемента И 9, происходит циклический сдвиг регистра 3 на один разр д влево. По этому сигналу осуществл етс  увеличение значени  счетчика 7 на единицу и . сброс триггера 27о По сигналу, поступающему с распределител  1 на управл ющий вход схемы 2 сравнени , происходит сравнение состо ний счетчика 6 м регистра 3, поступающих соответственно на первый и второй информационxpoHHSHpyKimjHe operation of the entire device The zero state of the counter 8 ensures through element 1-ШИ 2 and element 19 the arrival of a single signal at the input of element AND 1B, at the signal coming from distributor 1 through element And 18 at the input of the shift of register 3 at a single signal on the inverse the output element And 9, there is a cyclic shift of register 3 by one bit to the left. This signal increases the value of counter 7 by one and. reset trigger 27o On the signal coming from the distributor 1 to the control input of the comparison circuit 2, the counter states of the 6 m register 3 are compared to the first and second information

ные входы схемы 2 сравнени . Сдвиг регистра 3 и сравнение состо ний счетчика 6 и регистра 3 продолжаетс The inputs of the comparison circuit 2. The shift of register 3 and the comparison of the states of counter 6 and register 3 continues

до тех пор, пока не по витс  один из сигналов на первом или втором выходах схемы 2 сравнени „until one of the signals on the first or second outputs of circuit 2 compares

По вление сигнала на втором вько- де схемы 2 сравнени  свидетельствуетThe appearance of a signal at the second second of comparison circuit 2 shows

0 о том, что содержимое счетчика 6 больше содержимого регистра 3 Этот сигнал через элемент ИЛИ 20 поступает на вход элемента И 10 и через элемент ИЛИ 23 - на вход элемента И 11„ Пос5 ле поступлени  на другой вход элемента И 10 сигнала с выхода распределител  1 и при наличии сигнала с инверсного выхода элемента И 9 осуществл етс  увеличение значени  счетчика на0 that the contents of the counter 6 are greater than the contents of the register 3 This signal through the OR element 20 is fed to the input of the element AND 10 and through the element OR 23 to the input of the element AND 11 After receiving the output of the distributor 1 to the other input of the element AND 10 and in the presence of a signal from the inverse output of the And 9 element, the counter value is increased by

0 два (младший разр д счетчика 6 в счете не участвует, он остаетс  в единичном состо нии)о После поступлени  на другой вход элемента 11 И сигнала с выхода распределител  1 через элемент0 two (the low-order bit of counter 6 is not involved in the counting, it remains in one state). After element 11 arrives at the other input AND the signal from the output of distributor 1 through element

5 ИЛИ 24 осуществл етс  запись содержимого счетчика 6 в регистр 3 и сброс счетчика 7 в нулевое состо ние. Процесс сдвига регистра 3, увеличени 5 OR 24, the contents of the counter 6 are written to the register 3 and the counter 7 is reset to the zero state. The process of shift register 3, increase

сравнени  состо ний счет0Comparison of counting states

5five

00

5five

ц c

5five

и регистра 3 в схеме 2 срав- и (при по влении сигнала наand register 3 in circuit 2 comparison (and when a signal appears on

иand

счетчика чика нени counter chi neni

втором выходе схемь 2 сравнени ) увеличени  счетчика 6, записи его измененного состо -йи  в регистр 3 сброса счетчика 7 продолжаетс  до по влени  сигнала на первом выходе схемы 2 сравнени the second output of circuit 2, comparing) the increase in counter 6, the recording of its modified state into the reset register 3 of counter 7 continues until a signal appears at the first output of comparing circuit 2

По вление сигнала на первом выходе cxetvjb: 2 сравнени  свидетельствует о том, что содержимое счетчика 6 равно содержимому регистра 3 и поэтому из регистра 3 определенное количество разр дов, задаваемое значением счетчика 7, должно быть присоединено к кодовому кольцу, формируемому на регистре 5 Дл  этого сигнал с первого выхода схемы 2 сравнени  через элемент ИЛИ 22 и (при наличии сигнала с инверсного выхода элемента 21 или) через элемент И 19 поступает на вход записи регистра 4, осуществл   запись содержимого регистра 3 в регистр 4 о Сигнал с выхода элемента И 19 осуществл ет также установку триггера 27 и через элемент И 17 поступает на вход записи счетчика 8, осуществл   запись содержимого счетчика 7 в счетчик 8„ Установка тритте- ра 27 в единичное состо ние приводитThe appearance of a signal at the first output of cxetvjb: 2 comparisons indicates that the contents of counter 6 are equal to the contents of register 3 and therefore from register 3 a certain number of bits specified by the value of counter 7 must be connected to the code ring formed on register 5 For this the signal from the first output of the comparison circuit 2 through the element OR 22 and (in the presence of a signal from the inverse output of the element 21 or) through the element AND 19 enters the input of the record of register 4 by recording the contents of register 3 into register 4 o Signal from the output AND gate 19 also performs setting and latch 27 via the AND gate 17 is supplied to the counter 8 records write the contents carried input of the counter 7, counter 8 "Set tritte- ra 27 in a single state leads

к тому, что на инверсном выходе элемента И 9 по вл етс  сигнал, поступающий на входы элементов И 18 и 10 При этом с выхода элемента ИЛИ 20 поступает сигнал на вход элемента И 10 и через элемент ИЛИ 23 - на вход элемента И 11« Благодар  этому после поступлени  с выходов распределител  1 последовательно сигналов на входы элементов И 10,11 и 18 осуществл етс  увеличение счетчика 6 на два, запись содержимого счетчика 6 в регист 3, обнуление счетчика 7, сдвиг регистра 3, увеличение счетчика 7 на единицу и сброс триггера 21 После этого оп ть начинаетс  процесс анализа текущего состо ни  счетчика 6 до по влени  сигналов на одном из выходов схемы 2 сравнени  оto the fact that at the inverse output of the AND 9 element a signal arrives at the inputs of the AND 18 and 10 elements. At the same time, the output of the OR 20 element receives a signal at the input of the AND 10 element and through the OR 23 element - at the input of the AND 11 element "Thanks this, after receiving from the outputs of the distributor 1, the signals to the inputs of the AND elements 10,11 and 18 are sequentially increased by two by 6, the contents of counter 6 are written into register 3, the counter 7 is reset, the register 3 is shifted, counter 7 is increased by one and the trigger is reset 21 After this, the process begins again. Aleesa current state of the counter 6 to the occurrence of signals at one of the outputs of the comparison circuits 2

После того, когда сделана запись в регистр k и счетчик 8, параллельно с анализом следующих значений счетчика 6 осуществл етс  формирование кодового кольца на регистре 5 Это осуществл етс  следующим образомAfter the register is made in register k and counter 8, in parallel with the analysis of the following values of counter 6, the code ring is formed on register 5. This is done as follows

Ненулевое состо ние счетчика 8 приводит к тому, что через элемент ИЛИ 21 поступает на входы элементов И 12-14 После поступлени  сигналов с выхода распределител  1 на входы элементов И 2-14 последовательно осуществл етс  следующее, С вьгкода элемента И 2 сигнал поступает на вход сдвига регистра 5, осуществл   сдвиг его на один разр д влево С выхода элемента И 13 сигнал поступает на вход записи крайнего справа разр да регистра 5, осуществл   запись состо ни  крайнего слева разр - да регистра 4 и в крайний справа разр д регистра 5„ С выхода элемента И 14 сигнал поступает на вход счетчика 8, осуществл   уменьшение значени  счетчика 8 на единицу, и на вход сдвига регистра 4, осуществл   сдвиг на один разр д влево Процесс записи в регистр 5 продолжаетс  до тех пор, пока не,станет нулевым значение счетThe non-zero state of the counter 8 causes the OR 21 element to enter the inputs of the AND 12-14 elements. After the signals from the output of the distributor 1 arrive at the inputs of the AND 2-14 elements, the following is successively executed. From the output of the AND 2 element, the signal goes to the input register shift 5, shifting it one digit to the left From the output of element I 13, the signal is fed to the input of the record of the rightmost bit of register 5, recorded the state of the leftmost bit of register 4 and to the rightmost bit of register 5 element exit Signal 14 is input to the counter 8, the counter value is performed reduction unit 8, and input to the shift register 4 is carried on the shift left one bit write operation in register 5 is continued as long as not to become zero value score

чика 8,chika 8,

Если при ненулевом значении счетчика 8 в результате анализа значений счетчика 6 на первом выходе схемы 2 сравнени  по витс  сигнал, свидетельствующий о том, что значение счетчи- ка 6 равно значению регистра 3, а значит в соответствии с значением счетчика 7 должно быть присоединено к кодовому кольцу на регистре 5, тоIf, with a nonzero value of counter 8, as a result of analyzing the values of counter 6, the first output of comparison circuit 2 shows a signal indicating that the value of counter 6 is equal to the value of register 3, and therefore, in accordance with the value of counter 7, it must be connected to the code value the ring on register 5 then

Q t5 20Q t5 20

25 25

0 Q дЗ 0 Q SC

3535

00

г g

сигнал с инверсного выхода элемента ИЛИ 21 блокирует прохождение сигнала через элемент И 19, не позвол   тем самым установить триггер 27, Поэтому после поступлени  сигнала с выхода элемента ИЛИ 22 на вход элемента И 9 на его инверсном выходе исчезает сигнал, блокиру  тем самым изменение значени  счетчика 6 и сдвиг регистра 3 после поступлени  сигнала с выходов распределител  1 на входы соответственно элементов И 10, 18 до тех пор, пока зиачение счетчика 8 не станет нулевым Установление нулевого значени  счетчика 8 приводит к прохождению сигнала через элемент И 19, а следовательно, к установке триггера 27 и записи значени  регистра 3 в регистр 4 и значени  счетчика 7 в счетчик 8„ Установление триггера 27 приводит к по влению сигнала на инверсном выходе элемента И 9, После этого возобновл етс  процесс анализа очередного значени  счетчика 6 и параллельно с ним начинаетс  процесс формировани  очередного фрагмента кодового кольца на регистре 5„the signal from the inverse output of the element OR 21 blocks the passage of the signal through the element AND 19, thus preventing the trigger 27 from being set. Therefore, after the signal from the output of the element OR 22 arrives at the input of the element AND 9, the signal disappears from its inverse output, thereby blocking the change in the counter value 6 and the shift of register 3 after the arrival of the signal from the outputs of the distributor 1 to the inputs of the elements AND 10, 18, respectively, until the decreasing of the counter 8 becomes zero. Setting the zero value of the counter 8 causes the signal to pass. Through element 19 and, consequently, to setting trigger 27 and writing the value of register 3 to register 4 and the value of counter 7 to counter 8. Establishing trigger 27 causes a signal to appear on the inverse output of element 9, then the next analysis process resumes the value of counter 6 and in parallel with it begins the process of forming the next fragment of the code ring on register 5 "

В случае, когда после увеличени  счетчика 6 по сигналу с выхода элемента И 10 его с1 арший разр д установитс  в единицу, к кодовому кольцу, формируемому на регистре 5, необходимо присоединить код 10, соответствующий значени м счетчика 6 из всех единиц и всех нулей, так как в устройстве из анализа исключаютс  все те значени  счетчика 6, когда в старшем его разр де единица или в младшем - нуль Старший разр д счетчика 6 устанавливаетс  после того, как значение счетчика 6 из нул  в старшем разр де и единиц в остальных разр дах увеличиваетс  на два. При этом в старшем и младшем разр дах счетчика 6 устанавливаютс  единицы, а в остальных разр дах - нули. Это значение счетчика 6 записываетс  в регистр Зо Сигнал со стариего разр да подаетс  на второй выход счетчика 6 и поступает на входы элементов НЕ 25, И 15 и через элемент ИЛИ 22 - ла входы элементов И 9 и 19, привод  к исчезновению сигнала на инверсном выходе элемента И 9 После обнулени  счетчика 8 сигнал с выхода элемента И 19 обеспечивает запись в регистр 4 значени  регистра 3, содержащего код о в своих двух старших разр дах.In the case when, after incrementing counter 6 by the signal from the output of the element 10, its c1 higher bit is set to one, the code ring corresponding to the value of counter 6 from all ones and all zeros must be added to the code ring formed on register 5 since in the device all those values of counter 6 are excluded from the analysis, when in its highest order the unit is one or in the younger order it is zero. The highest bit of the counter 6 is set after the value of the counter 6 from the zero in the highest bit and units in the remaining bits increases by two. In this case, in the high and low bits of the counter 6, units are set, and in the other bits - zeros. This value of counter 6 is recorded in the register Zo. The signal from the old bit is fed to the second output of counter 6 and is fed to the inputs of the HE 25 and 15 elements and through the OR 22 element of the inputs of the AND 9 and 19 elements, leading to the disappearance of the signal on the inverse output element 9 After resetting the counter 8, the signal from the output of element 19 provides the register 4 with the values of register 3 containing the code in its two highest bits.

5137751377

Запись значени  счетчика 7 в счетчик 8 не осуществл етс , так как при этом благодар  элементу НЕ 25 отсутствует сигнал на входе элемента И 17, Сигнал с выхода элемента И 19 поступает также через элемент И 15 на вход второго справа разр да счетчика 8, устанавлива  его в единицу, записьша  тем самым в счетчик 8 двоичный код числа 2, благодар  чему два крайних слева разр да регистра 4 последовательно записьгоаютс  в регистр 5. Сигнал с выхода элемента И 15 поступает также на вход элемента И 16, с выхода KOTOрого после поступлени  на его вход сигнала с четвертого выхода распределител  1 сигнал.поступавт на третий вход счетчика 6, осуществл   сброс в нулевое состо ние его старшего разр - да„ Сигнал с выхода элемента И 15 поступает также через элементы 26 задержки, ИЛИ 23, И 11 (после поступлени  на его вход сигнала с третьего выхода распределител  I) и ИЛИ 24 на вход записи регистра 3 и входы сброса счетчика 7 и триггера 27, Величина задержки сигнала на элементе 26 задержки должна соответствовать разнице во времени между сигналами, по- Ступающими с четвертого и третьего выходов распределител  2. После этого продолжаетс  процесс анализа очередных значений счетчика 6 и параллельно с ним процесс формирО вани  кодового кольца на регистре ЗоThe value of the counter 7 is not recorded in the counter 8, since, due to the element NOT 25, there is no signal at the input of the element 17, the signal from the output of the element 19 also goes through the element 15 at the input of the second right discharge of the counter 8, set it the binary code of the number 2 is thus recorded in counter 8, so that the two leftmost bits of register 4 are written to register 5 in succession. The signal from the output of the AND 15 element also goes to the input of the AND 16 element, from the output of KOTOR after entering it quad signal input addition of the output of the distributor 1 signal. access to the third input of counter 6, resetting its most significant bit to the zero state. The signal from the output of the AND 15 element also enters through delay elements 26, OR 23, AND 11 (after the signal arrives at its input from the third output of the distributor I) and OR 24 to the input of the record of register 3 and the reset inputs of the counter 7 and trigger 27, the delay of the signal on the delay element 26 must correspond to the time difference between the signals from the fourth and third outputs of the distributor 2. After this The process of analyzing the next values of counter 6 continues, and in parallel with it the process of forming a code ring on the register

Количество разр дов регистра 5 может быть произвольным Счетчик 6, регистры 3, 4 и блок 2 сравнени  долз ны иметь k разр дов дл  получени  ко- довых колец из 2 разр дов. Счетчики 7j8 должны обеспечивать счет до k.The number of bits of register 5 can be arbitrary. Counter 6, registers 3, 4 and block 2 of comparison should have k bits to get code rings from 2 bits. Counters 7j8 must provide counting up to k.

Claims (1)

Формула изобретени Invention Formula Генератор кодовых колец, содержащий распределитель импульсов, первый счетчик, первый регистр сдвига, схему сравнени , второй регистр сдвига, триггер, дев ть элементов И, четыре элемента ШШ, элемент НЕ и элемент задержки, причем вход запуска генератора подключен к входу распределител  импульсов, инверсный выход триггераThe code ring generator containing the pulse distributor, the first counter, the first shift register, the comparison circuit, the second shift register, the trigger, nine AND elements, four WL elements, the NOT element and the delay element, the generator start input connected to the pulse distributor input, inverse trigger output подключен к первому входу первого элемента И, первый выход распределител  импульсов подключен к первому входу второго элемента И и управл ющему входу схемы сравнени , второй выходconnected to the first input of the first element I, the first output of the pulse distributor connected to the first input of the second element AND and to the control input of the comparison circuit, the second output о J 0 5 о about j 0 5 about Q Q 5five 5five 5five распределител  импульсов подключен к первому входу третьего элемента И, выход которого и выход второго элемента И подключены соответственно к входу разрешени  записи и входу управлени  сдвигом второго регистра сдвига, выход которого подключен к выходу генератора, вторые входы второго и третьего элементов И подключены к пр мому выходу первого элемента ИЛИ, третий выход распределител  импульсов подключен к первому входу четвертого элемента И, второй вход которого подключен к выходу второго элемента ИЛИ, первый вход которого и первый вход п того элемента И подключены к выходу третьего элемента ИЛИ, четвертый выход распределител  импульсов подключен к первому входу шестого элемента И и второму входу п того элементами, выход которого подключен к входу второго разр да первого счетчика , вход начальной установки которого подключен к входу начальной установки генератора, информационный выход счетчика подключен к информационному входу первого регистра сдвига и первому информационному входу схемы сравнени , второй информационный вход которой подключен к выходу регистра сдвига, выход Равно схемы сравнени  подключен к первому входу четвертого элемента ИЛИ, выход старшего разр да первого счетчика подключен к первому входу седьмого элемента И и входу элемента НЕ, выход которого подключен к первому входу восьмого элемента И, выход седьмого элемента И подключен к второму входу шестого элемента И,выход которого подключен к входу сброса старшего разр да первого счетчика,о т л и - чающийс  тем,что 5 с целью повышени  быстродействи ,в него введены третий регистр сдвига, два счетчика, два элемента И и элемент ИЛИ, пр чем вход запуска генератора подключен к входу сброса второго счетчика и первому входу п того элемента ИЛИ, второй вход которого подключен к выходу че гвертого элемента И, выход п того элемен га ИЛИ подключен к входу сброса третьего счетчика и входу записи первого регистра сдвига, выход которого подклк-|чен к информационному входу третьего регистра сдвига, выход старшего разр да которого подключен к входу младшего разр да второго регистра сдвига, второй выход распределител  импульсов подключен к первому входу дев того элемента И, ВЬЕХОД которого подключен к входу управлени  сдвигом первого регистра сдвига, входу сброса триггера и счетному входу третьего счетчика, выход которого подключен к информационному входу второго счетчика, выход которого подключен к входу первого элемента ИЛИ, пр мой выход которого подключен к первому входу дес того элемента И, инверсный выход первого элемента И подключен к второму входу дев того элемента Ник третьему входу п того элемента И, первый выход распределител  импульсов подключен к второму входу дес того элемента И выход которого подключен к вычитающему входу второго счетчика и входу управлени  сдвигом третьего регистра сдвига,инверсный выход первого элемента ИЛИ подключен к первому входу одиннадцатого элемента И, выход которого подключен к входу записи третьего регистра сдвига, входу установки триггера и к вторым входам седьмого и восьмого элементов И, выходы которых подключены соответственно к входу второго разр да и вхду записи второго счетчика, первый и второй входы третьего элемента ИЛИ - подключены соответственно к выходам Равно и Больше схемы сравнени , выход старшего разр да первого счетчика подключен к второму входу четвертого элемента ИЛИ, выход которого подключен к второму входу одиннадцатого элемента И и второму входу первого элемента И, второй вход второго элемента ИЛИ через элемент задержки подключен к выходу седьмого элемента И.the pulse distributor is connected to the first input of the third element I, whose output and output of the second element I are connected respectively to the write enable input and the shift control input of the second shift register, the output of which is connected to the generator output, the second inputs of the second and third elements I are connected to the forward output the first element OR, the third output of the pulse distributor is connected to the first input of the fourth element AND, the second input of which is connected to the output of the second element OR, the first input of which and the first input one fifth element AND is connected to the output of the third element OR, the fourth output of the pulse distributor is connected to the first input of the sixth element AND and the second input of the fifth element whose output is connected to the second discharge input of the first counter, the initial installation input of which is connected to the initial installation input the generator, the information output of the counter is connected to the information input of the first shift register and the first information input of the comparison circuit, the second information input of which is connected to the output register shift, output Equal to the comparison circuit is connected to the first input of the fourth element OR, the high-order output of the first counter is connected to the first input of the seventh AND element and the input of the HE element, the output of which is connected to the first input of the eighth And element, the output of the seventh And element is connected to the second to the input of the sixth element I, the output of which is connected to the reset input of the high bit of the first counter, which is 5 in order to improve speed, a third shift register, two counters, two elements AND and an element IL are entered into it And, the generator start input is connected to the reset input of the second counter and the first input of the first element OR, the second input of which is connected to the output of the fourth double element AND, the output of the fifth element OR connected to the reset input of the third counter and the recording input of the first shift register , the output of which is connected to the information input of the third shift register, the output of the higher bit of which is connected to the input of the lower digit of the second shift register, the second output of the pulse distributor is connected to the first input of the ninth element The INPUT of which is connected to the shift control input of the first shift register, the trigger reset input and the counting input of the third counter, the output of which is connected to the information input of the second counter, the output of which is connected to the input of the first element OR, the direct output of which is connected to the first input of the tenth element And, the inverse output of the first element And is connected to the second input of the ninth element Nick the third input of the fifth element And, the first output of the pulse distributor is connected to the second input of the tenth element And the output cat The op is connected to the subtracting input of the second counter and the shift control input of the third shift register; the inverse output of the first element OR is connected to the first input of the eleventh element AND, the output of which is connected to the input of the third shift register, the input of the trigger and the second inputs of the seventh and eighth element AND The outputs of which are connected respectively to the input of the second bit and the input of the second counter, the first and second inputs of the third element OR are connected respectively to the outputs Equal and More circuit with In addition, the high-order output of the first counter is connected to the second input of the fourth OR element, the output of which is connected to the second input of the eleventh AND element and the second input of the first AND element, the second input of the second OR element is connected to the output of the seventh I.