SU1352656A1 - Устройство дл преобразовани цифрового сигнала - Google Patents

Устройство дл преобразовани цифрового сигнала Download PDF

Info

Publication number
SU1352656A1
SU1352656A1 SU853930829A SU3930829A SU1352656A1 SU 1352656 A1 SU1352656 A1 SU 1352656A1 SU 853930829 A SU853930829 A SU 853930829A SU 3930829 A SU3930829 A SU 3930829A SU 1352656 A1 SU1352656 A1 SU 1352656A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
signal
shift register
trigger
Prior art date
Application number
SU853930829A
Other languages
English (en)
Inventor
Владимир Николаевич Деев
Владимир Яковлевич Шапарев
Сергей Евгеньевич Солнцев
Original Assignee
Предприятие П/Я В-2735
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2735 filed Critical Предприятие П/Я В-2735
Priority to SU853930829A priority Critical patent/SU1352656A1/ru
Application granted granted Critical
Publication of SU1352656A1 publication Critical patent/SU1352656A1/ru

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

Изобретение может быть использовано в цифровых системах передачи информации. Цель изобретени  - повы- шение быстродействи  при одновременном упрощении путем исключени  функциональных блоков. Устр-во содержит регистр I сдвига и два триггера 2 и 3. Цель достигаетс  введением триггера 3, который осуществл ет временную прив зку сигнала, содержащего информацию о длительньк единичных импульсах, к фронтам пр мого тактового сигнала. 2 ил. оо ел to О5 ел 05 (puBl

Description

1
Изобретение относитс  к св зи и может найти применение дл  преобразовани  цифрового сигнала в коде СМ в цифровой сигнал формата NRZ в цифровых системах передачи информации, а также в устройствах .специальных измерительных приборов.
Целью изобретени   вл етс  повьше- ние быстродействи  при одновременном упрощении путем исключени  функцио- .нальных блоков.
На фиг. 1 изображена структурно- электрическа  схема устройства; на фиг. 2 - эпюры напр жений, по сн ющие его работу.
Устройство содержит регистр сдвига I, первый триггер 2 и второй триггер 3.
Устройство работает следующим образом .
: Сигнал в коде СМ поступает на второй вход устройства (фиг. 2а), а на первый и третий входы подаетс 
13526562
сигнала (фиг. 2д) к фронтам пр мого тактового сигнала. На выходе второго триггера 3 по вл етс  сигнал (фиг.2е), который поступает далее на второй
вход первого триггера 2. На первом триггере 2 осуществл етс  сложение сигналов (фиг. 2г и 2е) и одновременное тактирование. На выходе первого
1Q триггера 2 по вл етс  требуемый цифровой сигнал в коде (фиг. 2ж), сдвинутый относительно сигнала (фиг. 2а) на два тактовых интервала.
Устройство предназначено дл  работы в цифровых системах передачи информации , а также дл  работы в специальных измерительных приборах, позвол ющих контроливать состо ние цифровых систем передачи информации .
15
20

Claims (1)

  1. Формула изобретени 
    Устройство дл  преобразовани 
    пр ма  (фиг. 26) ,и инверсна  (фиг.2в) 25 цифрового сигнала, содержащее ретактовые последовательности соответ;ственно .
    : при сдвиге сигнала в СМ1-коде
    пр мым тактовым сигналом на (инверсном ) выходе регистра сдвига 1 по вл - ЗО третьим входом и выходом которого
    етс  сигнал, в котором содержитс  информаци  о длительных нулевых импульсах (фиг. 2г). Этот сигнал с .выхода регистра сдвига 1 поступает .на третий вход первого триггера 2.
    При сдвиге сигнала (фиг. 2в) инверсным тактовым сигналом на первом (пр мом) выходе регистра сдвига 1 по вл етс  сигнал, содержащий информацию о длительных единичных импуль- ддно с первыми входом и выходом регисах (фиг. 2д), который поступает да-стра сдвига и вторым входом первого
    лее на второй вход второго триггератриггера, третий вход которого соеди3 , служащего дл  временной прив зкинен с вторым выходом регистра сдвига.
    Формула изобретени 
    Устройство дл  преобразовани 
    гистр сдвига и первый триггер, первый вход которого соединен с первым входом регистра сдвига и  вл етс  первым входом устройства, вторым.
    5
     вл ютс  соответственно второй и третий входы регистра сдвига и выход первого триггера, отличающеес  тем, что, с целью повышени  быстродействи  при одновременном упрощении путем исключени  функциональных блоков, введен второй триггер, первый, второй входы и выход которого соединены соответствена S
    е
    ж
    фиг 2
SU853930829A 1985-07-17 1985-07-17 Устройство дл преобразовани цифрового сигнала SU1352656A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853930829A SU1352656A1 (ru) 1985-07-17 1985-07-17 Устройство дл преобразовани цифрового сигнала

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853930829A SU1352656A1 (ru) 1985-07-17 1985-07-17 Устройство дл преобразовани цифрового сигнала

Publications (1)

Publication Number Publication Date
SU1352656A1 true SU1352656A1 (ru) 1987-11-15

Family

ID=21189650

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853930829A SU1352656A1 (ru) 1985-07-17 1985-07-17 Устройство дл преобразовани цифрового сигнала

Country Status (1)

Country Link
SU (1) SU1352656A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 109925, кл. Н 03 М 5/02, 1982. *

Similar Documents

Publication Publication Date Title
ATE93107T1 (de) Verfahren fuer das empfangen und konvertieren von eingangssignalen mit hoher informationsgeschwindigkeit und mit einem seriendatenmuster in ausgangssignale mit einem paralleldatenmuster.
JPS6474615A (en) Data input/output circuit
SU1352656A1 (ru) Устройство дл преобразовани цифрового сигнала
ES2004148A6 (es) Un contador terminal de preanalisis
JPS5799062A (en) Reception circuit for data transmission
EP0162718A3 (en) Digital signal translation circuit
JPS53139456A (en) Clock driver circuit
SU1533001A1 (ru) Делитель частоты
SU1288928A1 (ru) Устройство дл передачи фазоманипулированного сигнала
FR2324180A1 (fr) Systeme de transmission de signaux d'horloge et de signaux auxiliaires
SU708527A1 (ru) Преобразователь двоичной последовательности в дуобинарную
SU792242A1 (ru) Многоканальное устройство дл ввода информации
SU1019606A1 (ru) Устройство дл выделени импульса
SU1762418A1 (ru) Устройство передачи и приема двоичных сигналов
JPS573133A (en) Light pen output controlling system
SU1185637A1 (ru) Устройство дл передачи дискретной информации
SU1109925A1 (ru) Устройство дл преобразовани цифрового сигнала
SU1325707A1 (ru) Преобразователь кода
SU702373A1 (ru) Устройство дл ввода информации
SU1510088A2 (ru) Преобразователь код-временной интервал
SU1180873A1 (ru) Устройство дл сопр жени диспле с ЭВМ
SU1381599A1 (ru) Устройство дл сдвига импульсов
SU1552392A1 (ru) Устройство циклового фазировани дл волоконно-оптических систем передачи информации
SU684710A1 (ru) Фазоимпульсный преобразователь
SU1434546A1 (ru) Преобразователь кода