SU1288928A1 - Устройство дл передачи фазоманипулированного сигнала - Google Patents
Устройство дл передачи фазоманипулированного сигнала Download PDFInfo
- Publication number
- SU1288928A1 SU1288928A1 SU853876743A SU3876743A SU1288928A1 SU 1288928 A1 SU1288928 A1 SU 1288928A1 SU 853876743 A SU853876743 A SU 853876743A SU 3876743 A SU3876743 A SU 3876743A SU 1288928 A1 SU1288928 A1 SU 1288928A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- flop
- phase
- flip
- transmission
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к электросв зи. Цель изобретени - повышение достоверности передачи путем заданного формировани длительности периодов фазоманипу- лированного сигнала и расширение функциональных возможностей путем обеспечени передачи при различных скорост х. Устр-во содержит D-триггер 1, два эл-та И 2 и 5, два инвертора 3 и 6, эл-т задержки 4, эл-т ИЛИ 7, счетный триггер 8 и согласующий блок 9. Цель достигаетс введением D-триггера 1 и инверторов 3 и 6, с по- мош,ью которых формируютс короткие по длительности импульсы только в те моменты времени, которые соответствуют логической единице входного цифрового сигнала. 2 ил. л- го 00 00 CD to 00
Description
Изобретение относитс к электросв зи и может использоватьс в цифровых системах передачи шгформации, в системах телеуправлени и телеконтрол .
Цель изобретени - повышение достоверности передачи путем заданного формировани длительности периодов фазоманипу- лированного сигнала и расширение функциональных возможностей путем обеспечени передачи при различных скорост х.
На фиг.1 представлена структурна элек- трическа схема предлагаемого устройства; на фиг.2 - временные диаграммы, по сн ющие работу устройства.
Устройство дл передачи фазоманипули- рованного сигнала содержит D-триггер 1, второй элемент И 2, первый инвертор 3, элемент 4 задержки, первый элемент И 5, второй инвертор 6, элемент ИЛИ 7, счетный триггер 8 и согласующий блок 9.
Устройство работает следующим образом.
С информационного входа устройства на информационный вход D-триггера 1 поступает цифровой сигнал, содержащий последовательность логических единиц и нулей (фиг.2а). С тактового входа устройства на синхронизирующий (тактовый) вход D-триггера 1 подаетс тактова частота (фиг.26), определ юща скорость передачи информации по линии св зи. D-триггер 1 переключаетс и с его основного выхода на первый вход элемента И 2 формируетс цифровой сигнал (фиг.2в), сдвинутый на полпериода относительно входного сигнала (фиг.2а).
На второй вход элемента И 2 подаетс инверсна тактова частота, котора формируетс с помощью инвертора 3. Эта частота через элемент 4 задержки подаетс на первый вход (фиг.2г) элемента И 5, на второй вход которого поступает тактова частота, а также через инвертор 6 на третий вход элемента И 2. В результате на один из входов элемента ИЛИ 7 с выхода элемента И 5 формируютс короткие по длительности импульсы (фиг.2д), прив занные к передним фронтам импульсов тактовой частоты, подаваемой на второй вход устройства. На другой вход элемента ИЛИ 7 с выхода элемента И 2 формируютс также короткие (узкие) по длительности импульсы, но уже прив занные к задним фронтам (спадам) импульсов тактовой частоты (фиг.2е), подаваемой на второй вход устройства. Эти им
пульсы формируютс только в моменты времени , соответствующие логической единице входного цифрового сигнала (фиг.2а). С выхода элемента ИЛИ 7 на счетный вход счетного триггера 8 подаетс последовательность импульсов (фиг.2ж), вл юща с результатом логического сложени двух последовательностей, формируемых с выходов элементов И 2 и 5. Счетный триггер 8 переключаетс и формирует сигнал (фиг.2з) со своего основного выхода через согласующий блок 9 в проводную линию св зи . Причем сигнал формируетс таким образом , что при передаче логической единицы фаза сигнала на выходе устройства в последующем периоде совпадает с фазой сигнала в предыдущем периоде, а при передаче логического нул фаза сигнала в последующем периоде противоположна фазе сигнала в предыдущем периоде. Причем периоды между границами (фронтами) формируемо- го на выходе устройства фазоманипулирован- ного сигнала практически не отличаютс друг от друга.
0
5
Claims (1)
- Формула изобретениУстройство дл передачи фазоманипу- лированного сигнала, содержаидее элемент задержки, два элемента И, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого через счетный триггер соединен с входом согласующего блока, первый вход первого элемента И вл етс тактовым входом устройства, отличающеес тем, что, с целью повышени достоверности передачи путем заданного формировани длительности периодов фазоманипули- рованного сигнала и расширени функциональных возможностей путем обеспечени передачи при различных скорост х, введены D-триггер и два инвертора, причем D-вход D-триггера вл етс информационным входом устройства, С-вход объединен с входом первого инвертора и подключен к тактовому входу устройства, выход D-триггера соединен с первым входом второго элемента И, второй вход которого соединен с входом элемента задержки и подключен к выходу первого инвертора, выход элемента задержки соединен с вторым входом первого элемента И, а также через второй инвертор с третьим входом второго элемента И.Фиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853876743A SU1288928A1 (ru) | 1985-04-01 | 1985-04-01 | Устройство дл передачи фазоманипулированного сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853876743A SU1288928A1 (ru) | 1985-04-01 | 1985-04-01 | Устройство дл передачи фазоманипулированного сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1288928A1 true SU1288928A1 (ru) | 1987-02-07 |
Family
ID=21170433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853876743A SU1288928A1 (ru) | 1985-04-01 | 1985-04-01 | Устройство дл передачи фазоманипулированного сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1288928A1 (ru) |
-
1985
- 1985-04-01 SU SU853876743A patent/SU1288928A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1100749, кл. Н 04 L 25/49, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1288928A1 (ru) | Устройство дл передачи фазоманипулированного сигнала | |
SU1190533A1 (ru) | Устройство дл передачи дискретной информации | |
KR880009483A (ko) | 디지탈 페이즈 룩크트 루프용 입력회로 | |
SU1213540A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU1274135A1 (ru) | Устройство дл выделени одиночного импульса | |
SU1467782A1 (ru) | Устройство передачи двоичных сигналов | |
SU919146A1 (ru) | Частотно-фазовый манипул тор | |
SU1474863A1 (ru) | Фазовый манипул тор | |
SU1330753A1 (ru) | Устройство фазировани синхронных источников импульсов с произвольным коэффициентом делени | |
SU902294A1 (ru) | Устройство дл формировани квазитроичной последовательности | |
SU871339A1 (ru) | Делитель частоты следовани импульсов | |
SU1432754A1 (ru) | Умножитель частоты следовани импульсов | |
SU1626352A1 (ru) | Формирователь одиночного импульса | |
SU1312743A1 (ru) | Устройство дл декодировани кода Миллера | |
SU1617655A1 (ru) | Многократный фазовый модул тор | |
SU1256199A2 (ru) | Делитель частоты на три | |
SU1467783A1 (ru) | Устройство дл формировани частотно-манипулированного сигнала | |
RU2037969C1 (ru) | Демодулятор сигналов относительной фазовой манипуляции | |
SU1200426A1 (ru) | Преобразователь биимпульсного двоичного сигнала в бинарный сигнал | |
SU1124363A1 (ru) | Устройство передачи двух сигналов по одному каналу св зи | |
SU1238216A1 (ru) | Синхронный детектор изменений входного сигнала | |
SU869060A1 (ru) | Делитель частоты импульсов | |
SU1631743A1 (ru) | Демодул тор сигналов с фазовой манипул цией | |
SU1293834A1 (ru) | Устройство дл выделени одиночного импульса из серии | |
SU1529450A1 (ru) | Управл емый делитель частоты |