SU1288928A1

SU1288928A1 - Устройство дл передачи фазоманипулированного сигнала

Info

Publication number: SU1288928A1
Application number: SU853876743A
Authority: SU
Inventors: Владимир Дмитриевич Русаков; Борис Евгеньевич Ландау; Лариса Юрьевна Фалеева
Original assignee: Предприятие П/Я М-5308
Priority date: 1985-04-01
Filing date: 1985-04-01
Publication date: 1987-02-07

Abstract

Изобретение относитс к электросв зи. Цель изобретени - повышение достоверности передачи путем заданного формировани длительности периодов фазоманипу- лированного сигнала и расширение функциональных возможностей путем обеспечени передачи при различных скорост х. Устр-во содержит D-триггер 1, два эл-та И 2 и 5, два инвертора 3 и 6, эл-т задержки 4, эл-т ИЛИ 7, счетный триггер 8 и согласующий блок 9. Цель достигаетс введением D-триггера 1 и инверторов 3 и 6, с по- мош,ью которых формируютс короткие по длительности импульсы только в те моменты времени, которые соответствуют логической единице входного цифрового сигнала. 2 ил. л- го 00 00 CD to 00

Description

Изобретение относитс к электросв зи и может использоватьс в цифровых системах передачи шгформации, в системах телеуправлени и телеконтрол .

Цель изобретени - повышение достоверности передачи путем заданного формировани длительности периодов фазоманипу- лированного сигнала и расширение функциональных возможностей путем обеспечени передачи при различных скорост х.

На фиг.1 представлена структурна элек- трическа схема предлагаемого устройства; на фиг.2 - временные диаграммы, по сн ющие работу устройства.

Устройство дл передачи фазоманипули- рованного сигнала содержит D-триггер 1, второй элемент И 2, первый инвертор 3, элемент 4 задержки, первый элемент И 5, второй инвертор 6, элемент ИЛИ 7, счетный триггер 8 и согласующий блок 9.

Устройство работает следующим образом.

С информационного входа устройства на информационный вход D-триггера 1 поступает цифровой сигнал, содержащий последовательность логических единиц и нулей (фиг.2а). С тактового входа устройства на синхронизирующий (тактовый) вход D-триггера 1 подаетс тактова частота (фиг.26), определ юща скорость передачи информации по линии св зи. D-триггер 1 переключаетс и с его основного выхода на первый вход элемента И 2 формируетс цифровой сигнал (фиг.2в), сдвинутый на полпериода относительно входного сигнала (фиг.2а).

На второй вход элемента И 2 подаетс инверсна тактова частота, котора формируетс с помощью инвертора 3. Эта частота через элемент 4 задержки подаетс на первый вход (фиг.2г) элемента И 5, на второй вход которого поступает тактова частота, а также через инвертор 6 на третий вход элемента И 2. В результате на один из входов элемента ИЛИ 7 с выхода элемента И 5 формируютс короткие по длительности импульсы (фиг.2д), прив занные к передним фронтам импульсов тактовой частоты, подаваемой на второй вход устройства. На другой вход элемента ИЛИ 7 с выхода элемента И 2 формируютс также короткие (узкие) по длительности импульсы, но уже прив занные к задним фронтам (спадам) импульсов тактовой частоты (фиг.2е), подаваемой на второй вход устройства. Эти им

пульсы формируютс только в моменты времени , соответствующие логической единице входного цифрового сигнала (фиг.2а). С выхода элемента ИЛИ 7 на счетный вход счетного триггера 8 подаетс последовательность импульсов (фиг.2ж), вл юща с результатом логического сложени двух последовательностей, формируемых с выходов элементов И 2 и 5. Счетный триггер 8 переключаетс и формирует сигнал (фиг.2з) со своего основного выхода через согласующий блок 9 в проводную линию св зи . Причем сигнал формируетс таким образом , что при передаче логической единицы фаза сигнала на выходе устройства в последующем периоде совпадает с фазой сигнала в предыдущем периоде, а при передаче логического нул фаза сигнала в последующем периоде противоположна фазе сигнала в предыдущем периоде. Причем периоды между границами (фронтами) формируемо- го на выходе устройства фазоманипулирован- ного сигнала практически не отличаютс друг от друга.

0

5

Claims

Формула изобретени

Устройство дл передачи фазоманипу- лированного сигнала, содержаидее элемент задержки, два элемента И, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого через счетный триггер соединен с входом согласующего блока, первый вход первого элемента И вл етс тактовым входом устройства, отличающеес тем, что, с целью повышени достоверности передачи путем заданного формировани длительности периодов фазоманипули- рованного сигнала и расширени функциональных возможностей путем обеспечени передачи при различных скорост х, введены D-триггер и два инвертора, причем D-вход D-триггера вл етс информационным входом устройства, С-вход объединен с входом первого инвертора и подключен к тактовому входу устройства, выход D-триггера соединен с первым входом второго элемента И, второй вход которого соединен с входом элемента задержки и подключен к выходу первого инвертора, выход элемента задержки соединен с вторым входом первого элемента И, а также через второй инвертор с третьим входом второго элемента И.

Фиг. 2