SU1339658A1 - Read-only memory with self-check - Google Patents
Read-only memory with self-check Download PDFInfo
- Publication number
- SU1339658A1 SU1339658A1 SU843737552A SU3737552A SU1339658A1 SU 1339658 A1 SU1339658 A1 SU 1339658A1 SU 843737552 A SU843737552 A SU 843737552A SU 3737552 A SU3737552 A SU 3737552A SU 1339658 A1 SU1339658 A1 SU 1339658A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- control unit
- inputs
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в блоках посто нных запоминающих устройств (ПЗУ) микропроцессорных контроллеров. Цель изобретени - повышение быстродействи . Поставленна цель достигаетс введением в устройство мультиплексора 7, элемента ИЛИ 5, блока 9 сравнени и D-триг- гера 11. Введение указанных элементов обеспечивает проведение сигнатурного контрол содержимого ПЗУ в промежутках между обращени ми. 2 ил. (Л Фиг./The invention relates to computing and can be used in blocks of permanent memory devices (ROM) of microprocessor controllers. The purpose of the invention is to increase speed. The goal is achieved by introducing into the device multiplexer 7, an element OR 5, a block 9 of comparison and a D-flip-flop 11. The introduction of these elements ensures that the signature control of the contents of the ROM is carried out in the intervals between accesses. 2 Il. (L FIG. /
Description
ИзоОретеиие относитс к вычисли- тельно1 технике и может быть использовано в блоках посто нных запоминающих устройств (ПЗУ) микропроцессорных контроллеров.DESCRIPTION is related to computing technology1 and can be used in blocks of permanent storage devices (ROM) of microprocessor controllers.
Цель изобретени - повышение быстродействи устройства.The purpose of the invention is to increase the speed of the device.
На фиг.1 изображена электрическа схема предлагаемого устройства: на фиг.2 - электрическа схема сигнатурного анализатора и блока сравнени .Fig. 1 shows the electrical circuit of the proposed device: Fig. 2 shows the electrical diagram of the signature analyzer and the comparison unit.
Устройство содержит вход 1 адреса, вход 2 управлени режимом работы, вход 3j блок 4 управлени , элемент ИЛИ 5, счетчик 6, мультиплексор 7, . накопитель 8, блок 9 сравнени , сигна турный анализатор 10, D-триггер 11, выход 12 данных и выход 13 ошибки устройства.The device contains the address 1 address, the input 2 controls the operation mode, the input 3j control block 4, the element OR 5, the counter 6, the multiplexer 7,. storage device 8, comparison unit 9, signal analyzer 10, D-flip-flop 11, data output 12 and output 13 of the device error.
Сигнатурный анализатор 10 (фиг,2) содержит сумматор 14 по модулю два, группу элементов ИСК1ЮЧА10ЩЕЕ ИЛИ 15.1,...,15.т-1 и группу D-триггеров 16.1,...,16.т. Блок 9 сравнени содержит группу перемычек 17. I,..., 17.m и элемент И 18.The signature analyzer 10 (FIG. 2) contains an adder 14 modulo two, a group of elements EXTRACTIVE OR 15.1, ..., 15.t-1 and a group of D-flip-flops 16.1, ..., 16.t. Comparison unit 9 contains a group of jumpers 17. I, ..., 17.m and element 18.
Работа устройства (фиг.1) начинаетс с подачи сигнала логической 1 на вход 3, Этот сигнал переводит в режим прерывани блок 4 управлени и устанавливает в нулевое состо ние .D-триггер 11. Сигнал со входа 3 начального сброса, воздейству через элемент ИЛИ 5 на входы сброса счетчика 6 и сигнатурного анализатора 10, устанавливает их триггеры в нулевое состо ние. Если после сн ти сигнала начального сброса на вход 2 подаетс логическа The operation of the device (Fig. 1) begins with a signal of logical 1 to input 3. This signal switches the interrupting mode to the control unit 4 and sets the .D-trigger 11 to the zero state. The signal from the initial reset input 3 is applied through the element OR 5 to the reset inputs of the counter 6 and the signature analyzer 10, sets their triggers to the zero state. If, after the initial reset signal is removed, input 2 is given a logical
вл ет чтение данных., хран щихс в на копителе 8 по адресу,, принимаемому с входа 1. При этом сигнал с входаis the reading of data stored in the drive 8 at the address taken from input 1. The signal from the input
В от входа I адреса и подключает их к группе информаци 5нных ныходов сче.т- чика 6. Сигнал логического О на входе 2 переводит блок 4 управлени в режим генерации импульсов управлени и, если приход нового сигнала логической 1 на вход 2 не прервет начавшийс в блоке 4 управлени про1Q цесс генерации импульсов, то через промежуток времени Т, достаточный дл установлени данных на выходе накопител В, на выходе блока 4 управлени по витс единичный импульс, фронтB from the input I of the address and connects them to the information group of the 5th outputs of the counter 6. The logical O signal at input 2 switches the control unit 4 to the control pulse generation mode and, if the arrival of a new logical signal 1 to input 2 does not interrupt the unit 4 of control of the process of generating pulses, then after a period of time T sufficient to establish data at the output of accumulator B, a single impulse, front
15 которого вызовет запись в сигнатурный анализатор 10 данных.с выходов накопител 8. Эти данные хран тс в накопителе 8 по адресу 00...0. При записи данных в сигнатурный анализатор15 which will cause a record in the signature analyzer 10 of data from the outputs of the accumulator 8. These data are stored in the memory 8 at the address 00 ... 0. When writing data to a signature analyzer
20 10 они складываютс по модулю два сумматором 14 и элементами ИСКЛ10ЧА101 ЕЕ ИЛИ 1 5 . 1 , . . . ., 1 5 .т-1 с содержимым триггеров 1 6. 1 , ...,16.т, а результат суммировани записываетс в этих триг25 герах. Спад импульса на выходе блока 4 управлени вызывает инкремент содержимого счетчика 6 на единицу. Таким образом подготавливаетс считывание данных из накопител 8 по адресу20 10 they add up modulo two by the adder 14 and the elements EXCLUSIVE101 HER OR 1 5. one , . . . ., 1 5. T-1 with the contents of the triggers 1 6. 1, ..., 16. t, and the result of the summation is recorded in these triggers. The fall of the pulse at the output of control block 4 causes an increment of the contents of counter 6 by one. In this way, data is read from drive 8 at
30 00...01. Процесс считывани данных30 00 ... 01. Data reading process
из последовательных разр дов накопител 8 и записи (или иначе - сжати ) этих данных в сигнатурном анализаторе 10 протекает и далее, вплоть доfrom consecutive bits of accumulator 8 and the recording (or otherwise - compression) of this data in the signature analyzer 10 proceeds further, up to
3535
достижени адреса 1 1 ... 1 , прерыва сьreaching the address 1 1 ... 1, interrupting
лишь на врем подачи сигнала логической 1 на вход 2, После записи по фронту импульса с номером 2 в сигнатурный анализатор 10 данных, распо- 1, то устройство осущест-40 ложенных в накопителе 8 по адресуonly at the time when the signal of logical 1 is fed to input 2. After writing on the front of the pulse with number 2 to the signature analyzer 10 data, located 1, the device implements 40 in the drive 8 at the address
11...1, инкремент содерж1-5мого счетчика 6 вызывает по вление 1 на выходе переполнени . По фронту сигнала переполнени в D-триггере 11 происхо2 устройства поступает на управл ющий вход мультиплексора 7 и разрешает про-45 « Фиксаци выходного сигнала блока11 ... 1, the increment of the 1-5th counter 6 causes the appearance of 1 at the overflow output. On the edge of the overflow signal in the D-flip-flop 11, the device originates at the control input of the multiplexer 7 and allows the output signal of the block to be fixed.
1 на апор.с- сравнени , который формируетс слехождение сигналов с входа 1 на адресные входы накопител 8. Считываемые из накопител 8 данные поступают на выход 12 данных. Единичный сигнал с входа 2 удерживает блок 4 управлени в режиме прерывани генерации, поэтому во врем чтени данных из накопител 8 по адресу, определ емому сигналами на входе адреса I, приема этих данных в сигнатурный анализатор 10 и изменени состо ни счетчика 6 не происходит. После сн ти сигнала логической 1 с входа 2 мультиплексор 7 oTKJD04aeT адресные входы накопител 1 to an apocomparison, which forms the tracing of signals from input 1 to the address inputs of accumulator 8. Data read from accumulator 8 is fed to output 12 of data. The single signal from input 2 holds the control unit 4 in the generation interruption mode, therefore during reading the data from accumulator 8 to the address determined by the signals at the input of address I, receiving this data into the signature analyzer 10 and changing the state of counter 6 does not occur. After removing the signal of logical 1 from input 2 multiplexer 7 oTKJD04aeT, the drive's address inputs
дующим образом. Полученное в результате сжати Данных всех адресов накопител 8 содержимое триггеров 16,1,,,blowing way. The resulting data compression of all addresses of drive 8, the contents of the triggers 16.1 ,,,
50 16,т сигнатурного анализатора 1050 16, t signature analyzer 10
(т.е. сигнатура) подаетс через перемычки 17.1(...,17,т на входы элемента И 18, С помощью этих задаетс эталонна сигнатура, В дан55 ном случае на перемычках задана эталонна сигнатура П . . . 1 . Если содержимое сигнатурного анализатора также окажетс равным 1 1... 1, единичные сигналы с пр мых выходов всех триггеров(i.e., the signature) is fed through jumpers 17.1 (..., 17, t to the inputs of the element And 18, With these the reference signature is set, In this case, the reference signature P. is set on the jumpers... 1. If the content is signature-based the analyzer will also be equal to 1 1 ... 1, single signals from the direct outputs of all the triggers
В от входа I адреса и подключает их к группе информаци 5нных ныходов сче.т- чика 6. Сигнал логического О на входе 2 переводит блок 4 управлени в режим генерации импульсов управлени и, если приход нового сигнала логической 1 на вход 2 не прервет начавшийс в блоке 4 управлени процесс генерации импульсов, то через промежуток времени Т, достаточный дл установлени данных на выходе накопител В, на выходе блока 4 управлени по витс единичный импульс, фронтB from the input I of the address and connects them to the information group of the 5th outputs of the counter 6. The logical O signal at input 2 switches the control unit 4 to the control pulse generation mode and, if the arrival of a new logical signal 1 to input 2 does not interrupt the unit 4 of the control process of generating pulses, then after a period of time T, sufficient to establish data at the output of drive B, the output of control unit 4 is followed by a single pulse, front
которого вызовет запись в сигнатурный анализатор 10 данных.с выходов накопител 8. Эти данные хран тс в накопителе 8 по адресу 00...0. При записи данных в сигнатурный анализаторwhich will be written to the signature analyzer 10 of data from the outputs of the accumulator 8. These data are stored in the memory 8 at the address 00 ... 0. When writing data to a signature analyzer
10 они складываютс по модулю два сумматором 14 и элементами ИСКЛ10ЧА101 ЕЕ ИЛИ 1 5 . 1 , . . . ., 1 5 .т-1 с содержимым триггеров 1 6. 1 , ...,16.т, а результат суммировани записываетс в этих триггерах . Спад импульса на выходе блока 4 управлени вызывает инкремент содержимого счетчика 6 на единицу. Таким образом подготавливаетс считывание данных из накопител 8 по адресу10, they modulo two are added together by an adder 14 and elements of EXCLUSIVE101 HER OR 1 5. one , . . . ., 1 5. T-1 with the contents of the triggers 1 6. 1, ..., 16. t, and the result of the summation is recorded in these triggers. The fall of the pulse at the output of control block 4 causes an increment of the contents of counter 6 by one. In this way, data is read from drive 8 at
00...01. Процесс считывани данных00 ... 01. Data reading process
из последовательных разр дов накопител 8 и записи (или иначе - сжати ) этих данных в сигнатурном анализаторе 10 протекает и далее, вплоть доfrom consecutive bits of accumulator 8 and the recording (or otherwise - compression) of this data in the signature analyzer 10 proceeds further, up to
3535
достижени адреса 1 1 ... 1 , прерыва сьreaching the address 1 1 ... 1, interrupting
дующим образом. Полученное в результате сжати Данных всех адресов накопител 8 содержимое триггеров 16,1,,,blowing way. The resulting data compression of all addresses of drive 8, the contents of the triggers 16.1 ,,,
50 16,т сигнатурного анализатора 1050 16, t signature analyzer 10
(т.е. сигнатура) подаетс через перемычки 17.1(...,17,т на входы элемента И 18, С помощью этих задаетс эталонна сигнатура, В дан55 ном случае на перемычках задана эталонна сигнатура П . . . 1 . Если содержимое сигнатурного анализатора также окажетс равным 1 1... 1, единичные сигналы с пр мых выходов всех триггеров(i.e., the signature) is fed through jumpers 17.1 (..., 17, t to the inputs of the element And 18, With these the reference signature is set, In this case, the reference signature P. is set on the jumpers... 1. If the content is signature-based the analyzer will also be equal to 1 1 ... 1, single signals from the direct outputs of all the triggers
1:one:
16,1,,..,16.m пройдут через перемычки I7.1,...,17,т на входы элементов И 18. Тогда на его выходе по вл етс 16.1 ,, .., 16.m will pass through jumpers I7.1, ..., 17, t to the inputs of elements AND 18. Then at its output appears
сигнал логической 1, Если-же хот signal logical 1, if the same hot
бы в одном разр де содержимое сигнатурного анализатора 0 отлично от 11...1, то на выходе элемента И 18 по вл етс сигнал логического О. Таким образом, логическа 1 на вы- ходе 13 означает, что устройство исправно , а О - неисправно. Сигнал с выхода переполнени счетчика 6 воздействует через элемент ИЛИ 5 на входы сброса счетчика 6 и сигнатурного анализатора 10. При этом сигнал переноса счетчика 6 снимаетс и начинаетс следующий цикл контрол накопител 8. Так как перебор и сжатие содержимого последовательных адресов нако- пител прерываетс сразу же по поступлению сигнала на вход 2, то содержимое накопител 8 выдаетс устройством на вход 12 данных без каких- либо дополнительных задержек на конт- роль. С другой стороны, самоконтроль устройства производитс между чтением данных накопител , не требу в отличие от известного устройства прерывани работы вычислительной системы на врем проведени самоконтрол устройства .If in one bit the contents of signature analyzer 0 is different from 11 ... 1, then the logical element O signal appears at the output of AND 18. Thus, logical 1 at output 13 means that the device is normal and O is defective . The signal from the overflow output of the counter 6 acts through the OR element 5 on the reset inputs of the counter 6 and the signature analyzer 10. At the same time, the transfer signal of the counter 6 is removed and the next monitoring cycle of the accumulator 8 starts. Since the search and compression of the contents of the serial addresses of the drive is interrupted immediately When a signal arrives at input 2, the contents of accumulator 8 are outputted by the device at input 12 of data without any additional delays for monitoring. On the other hand, the device self-monitoring is performed between reading the data of the storage device, which is not required, unlike the known device for interrupting the operation of the computing system, for the time of the device self-monitoring.
Таким образом, предлагаемое устройство обеспечивает ту же достовер- ность контрол , что и известное устройство , поскольку дл сжати данных в обоих случа х используютс сигнатурный анализатор, но при повьшенном быстродействии .Thus, the proposed device provides the same reliability of control as the known device, since a signature analyzer is used for compressing data in both cases, but with improved performance.
38 38
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843737552A SU1339658A1 (en) | 1984-05-03 | 1984-05-03 | Read-only memory with self-check |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843737552A SU1339658A1 (en) | 1984-05-03 | 1984-05-03 | Read-only memory with self-check |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1339658A1 true SU1339658A1 (en) | 1987-09-23 |
Family
ID=21117759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843737552A SU1339658A1 (en) | 1984-05-03 | 1984-05-03 | Read-only memory with self-check |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1339658A1 (en) |
-
1984
- 1984-05-03 SU SU843737552A patent/SU1339658A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 777742, кл. G 11 С 29/00, 1979. Theus и., Leutigen Н. А Self- Testing ROM Device - in Dig, of Pap. 1981.- IEEE Jnternational Solid- State Circuits Conferense, 1981, February, N 81 CH 1588-3, p. 176-177, 270.(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1339658A1 (en) | Read-only memory with self-check | |
US4352181A (en) | Device for synchronising multiplex lines in a time-division exchange | |
SU1606972A1 (en) | Device for sorting data | |
SU1246140A1 (en) | Storage with program correction | |
SU1399821A1 (en) | Buffer storage | |
SU1215133A1 (en) | Three-channel redundant storage | |
SU1264185A1 (en) | Device for simulating failures | |
JPS5947364B2 (en) | Preamble detection device | |
SU1354227A1 (en) | Device for controlling information printing format | |
SU1510013A1 (en) | Self-check storage | |
SU1113793A1 (en) | Information input device | |
SU1383445A1 (en) | Device for delaying digital information | |
SU1550525A1 (en) | Device for interfacing comimunication channel and computer | |
SU1495855A1 (en) | Memory with correction of errors | |
SU1336120A1 (en) | Device for checkingcode bundled conductors of read-only memory unit | |
RU1777176C (en) | Device for recording-reproduction of multichannel digital information on magnetic carrier | |
SU1396160A1 (en) | Storage with self-check testing | |
SU983757A1 (en) | Storage testing device | |
SU1357967A1 (en) | Device for interfacing processor with memory | |
SU1257704A1 (en) | Buffer storage | |
SU1003151A1 (en) | Storage device with information check at recording | |
SU1525695A1 (en) | Timer | |
SU1336018A1 (en) | Device for interfacing computer with external user | |
SU913448A1 (en) | Device for control of store based on storage elements with non-destructive reading-out of information | |
SU1221745A1 (en) | Counting device |