SU1510013A1 - Self-check storage - Google Patents
Self-check storage Download PDFInfo
- Publication number
- SU1510013A1 SU1510013A1 SU874328214A SU4328214A SU1510013A1 SU 1510013 A1 SU1510013 A1 SU 1510013A1 SU 874328214 A SU874328214 A SU 874328214A SU 4328214 A SU4328214 A SU 4328214A SU 1510013 A1 SU1510013 A1 SU 1510013A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- information
- outputs
- switch
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении запоминающих устройств на их основе с встроенными средствами контрол . Целью изобретени вл етс повышение достоверности контрол . Цель достигаетс путем моделировани на элементах пам ти блока пам ти такого цифрового автомата, который позвол ет осуществить возврат состо ни элементов пам ти блока пам ти в первоначальное. Устройство содержит блок 1 пам ти, мультиплексоры 6, сумматоры 7 по модулю два, триггеры 8, коммутатор 10, счетчик 11 и блок 21 управлени . 3 ил.The invention relates to computing and can be used in the construction of storage devices based on them with built-in controls. The aim of the invention is to increase the reliability of the control. The goal is achieved by simulating on the memory elements of the memory block of such a digital automaton, which allows for the return of the state of the memory elements of the memory block to the original. The device comprises a memory unit 1, multiplexers 6, modulo-two adders 7, triggers 8, a switch 10, a counter 11, and a control unit 21. 3 il.
Description
(Л(L
СWITH
фи&.1fi & .1
Изобретение относитс к вычисли- тельной технике и может быть использовано при построении запоминающих устройств с встроенными средствами контрол .The invention relates to computing technology and can be used in the construction of storage devices with built-in controls.
Цель изобретени - повьшение достоверности контрол .The purpose of the invention is to increase the reliability of the control.
На фиг.1 представлена функциональна схема устройства; на фиг.2 - функциональна схема счетчика; на фиг.З - функциональна схема блока управлени .Figure 1 shows the functional diagram of the device; figure 2 is a functional diagram of the counter; FIG. 3 is a functional block diagram of the control unit.
Устройство содержит (фиг.1) блок 1 пам ти, имеЕОЩий информационные входы 2, адресные входы 3, управл ющий вход Запись-считывание 4 и информационные выходы 5, которые одновременно вл ютс информационными выходами устройства, мультиплексоры 6, сумматоры 7 по модулю два, триггеры 8, информационные входы 9, коммутатор 10, счетчик 11, имекщий счетный вход 12, управл ющий вход 13 k выходов 14.The device contains (Fig. 1) a memory block 1, having information inputs 2, address inputs 3, a write-read control input 4 and information outputs 5, which are also information output devices of the device, multiplexers 6, adders 7 modulo two, triggers 8, information inputs 9, switch 10, counter 11, which has counting input 12, control input 13 k of outputs 14.
Сумматоры 7 имеют входы 15 и 16 и выходы 17. Устройство также содержит адресные входы 18 и вход 19 разрешени записи, первьй вход 20 задани режима работы,блок 21 управлени , имеющий входы 22-24 и выходы 25-28.The adders 7 have inputs 15 and 16 and outputs 17. The device also contains address inputs 18 and recording resolution input 19, first operating mode setting input 20, control unit 21 having inputs 22-24 and outputs 25-28.
Счетчик 11 (фиг.2) содержит реверсивный счетчик 29, триггер 30,элементы И 31 и 32, элемент ИЖ 33 и элемент НЕ 34.The counter 11 (figure 2) contains a reversible counter 29, the trigger 30, the elements And 31 and 32, the element IL 33 and the element 34.
Блок 21 управлени содержит (фиг.З) триггеры 35, 36, элемент И 37, элементы ЮТИ 38-40, элемент НЕ 41, элементы И 42-44.The control unit 21 contains (fig. 3) the triggers 35, 36, the element AND 37, the elements of UTI 38-40, the element NOT 41, the elements AND 42-44.
Устройство работает следующим образом .The device works as follows.
В рабочем режиме на вход 20 устройства поступает сигнал логической 1. Этот сигнал осуществл ет установку коммутатора 10 в режим приема информации со второй группы информационных входов, мультиплексоров 6 - в режим приема информации с информационных входов 9 устройства и, поступа на вход 23 блока управлени 21, сбрасывает триггер 35. Уровень сигнала на входе 22 не имеет значени . Сигналы адреса, поступающие на входы 18, проход т через коммутатор 10 и поступают на адресные входы 3 блока 1 и осуществл ют выбор слова. Значение информации, записанной в выбранной чейке пам ти, по вIn the operating mode, the input of the device 20 receives a logical 1 signal. This signal sets the switch 10 to the information receiving mode from the second group of information inputs, multiplexers 6 to the information receiving mode from the information inputs 9 of the device, and to the input 23 of the control unit 21 , resets the trigger 35. The signal level at input 22 does not matter. Address signals entering inputs 18 pass through switch 10 and arrive at address inputs 3 of block 1 and select a word. The value of the information recorded in the selected memory location is
л етс на информационных выходах 5 блока 1, Информаци , которую необходимо записать в выбранную чейку пам ти, поступает на информационные входы 9 устройства и через мультиплексоры 6 поступает на информационные входы 2 блока 1, после чего на второй информационный вход коммутатора 10 поступает импульс разрешени записи с входа 19 устройства, который- проходит через коммутатор 10 и поступает на вход Запись-считывание 4 блока 1. Под действием импульса разрешени записи в.выбранную чейку пам ти блока 1 происходит запись информации, присутствующей на информационных входах 2 блока 1. Работа счетчика 11 и блока 21 управлени в рабочем режиме не оказывает вли ни на работу устройства.At the information outputs 5 of block 1, the information to be recorded in the selected memory cell enters the information inputs 9 of the device and through the multiplexers 6 enters the information inputs 2 of block 1, then the second information input of the switch 10 receives the write enable pulse from the input 19 of the device, which passes through the switch 10 and is fed to the input Write-read 4 of block 1. Under the action of a write enable pulse, the selected memory cell of block 1 records information, there is on information inputs 2 of block 1. The operation of the counter 11 and the control block 21 in an operating mode does not affect the operation of the device.
В режиме контрол на вход 20 устройства поступает сигнал логического О. Этот сигнал осуществл ет установку коммутатора 10 в режим приема информации с первой группы информационных входов, мультиплексоров 6 - в режим приема информации с выходов сумматоров 7 и, поступа на вход 23 блока 21, отмен ет режим сброса триггера 35, в котором он находилс в течение рабочего режима. На входе 22 блока 21 поддерживаетс 5Фовень логической 1. Этот сигнал сбрасывает триггер 36, на первом входе элемента ИЛИ 38, на втором входе элемента И 37, на входе- элемента НЕ 41, на втором входе элемента ИЛИ 39, на выходе 27 блока 21 управлени , на входе 13 счетчика 11, на входе элемента НЕ 34, на первом входе элемента И 32, на входе управлени режимом работы реверсивного счетчика 29 поддерживаетс уроIn the control mode, the input signal 20 of the device receives a logical O signal. This signal sets the switch 10 to receive information from the first group of information inputs, multiplexers 6 to receive information from the outputs of adders 7 and, to input 23 of block 21, cancels There is a flush reset mode 35 in which it was in operation. At the input 22 of the block 21, a 5Free logical 1 is supported. This signal resets the trigger 36, at the first input of the OR element 38, at the second input of the AND 37 element, at the input of the NO element 41, at the second input of the OR element 39, at the output 27 of the control unit 21 , at the input 13 of the counter 11, at the input of the element HE 34, at the first input of the element I 32, at the input of the control of the operating mode of the reversible counter 29 the level is maintained
вень логической 1. РеверсивныйThe logical point 1. Reversible
счетчик 29 работает в режиме пр мого счета импульсов, поступающих на вход синхронизации. На втором входе элемента ИЛИ 40, на первом входе элемента ИЛИ 39 поддерживаетс уровеньcounter 29 operates in the forward counting mode of pulses arriving at the synchronization input. At the second input of the element OR 40, at the first input of the element OR 39 a level is maintained
логического О. Реверсивный счетчик 29, имеющий k-1 разр д, и триггер 30,работающий в счетном режиме благодар обратной св зи с инверсного выхода на информационный вход,logical O. Reversible counter 29, having a k-1 bit, and trigger 30, operating in counting mode due to feedback from the inverse output to the information input,
образуют в этом случае k-разр дный счетчик, работающий в режиме пр мого счета импульсов, поступакидих на вход 12. Таким образом, счетчик 11 работает в режиме пр мого счета (операци Плюс один) .импульсов, поступающих на вход 12.in this case, they form a k-bit counter operating in the direct pulse counting mode, inputted to input 12. Thus, counter 11 operates in direct counting mode (operation Plus one). pulses input to input 12.
На вход 19 устройства начинают поступать импульсы записи. Пол рнос импульсов записи отрицательна . Так как в первьй момент времени после установки режима контрол триггер 35 остаетс установленным в состо ние логического О, то до момента времени, соответствующего заднему фронту первого импульса записи, на первых входах элементов И 42, 44 будет поддерживатьс уровень логической 1. На первом входе элемента И 43 будет поддерживатьс уровень логического О. Поэтому первый импульс записи на вход Запись-считывание 4 блока 1 не поступает и блок 1 находитс в режиме считьшани . На выходах 5 блока 1 по вл етс информаци , соответствующа адресу, который определ ет счетчик 11. Импульс записи, который проходит чере элемент И 44 и поступает на входы синхронизации триггеров 8, осущест- лв ет запись этой информации в триггеры 8. Этот же импульс записи по- ступает на вход 12 счетчика 11 и осуществл ет его переключение. Код адреса с выходов 14 поступает через коммутатор 10 на входы 3 блока 1 и осуществл ет выбор Плюс один чейки .At the input 19 of the device begin to receive recording pulses. Polnos write pulses are negative. Since at the first moment of time after the control mode is set up, the trigger 35 remains set to the logical state O, then until the time point corresponding to the falling edge of the first recording pulse, the first inputs of the And 42, 44 elements will be maintained at the logical level 1. At the first input of the element And 43 will be maintained at a logic level of O. Therefore, the first write pulse to the input Write-read 4 of block 1 does not arrive and block 1 is in the shift mode. At outputs 5 of block 1, information appears corresponding to the address that identifies counter 11. A write pulse that goes through AND 44 and goes to the trigger inputs of trigger 8, writes this information to trigger 8. This same pulse the recording arrives at the input 12 of the counter 11 and switches it over. The address code from the outputs 14 goes through the switch 10 to the inputs 3 of the block 1 and selects Plus one cell.
Кроме того, импульс записи поступает на вход 24 блока 21 управлени осуществл ет переключение триггера 35, работающего в счетном режиме за счет обратной св зи с инверсного выхода на информационньш вход. На первых входах элементов И 42-44 по вл ютс логические уровни соответственно логического О, логической 1 и логического О. Считывание информации в триггеры 8 и переключение счетчика, выполн ющего операции Плюс один, Минус два, блокируетс . Информаци с выходов триггеров 8 поступает на входы сзп 1маторов 7, на другие входы которых поступает информаци , соответствующа выбранной чейке в .блоке 1. Информаци , равна поразр дной сумме по модулю два предыдущей и текущей выбранным чейкам в блоке 1, поступает с выходов сумматоров 7 через мультиплексоры 6 на информационные входы 2 блока 1. Им-In addition, the write pulse is fed to the input 24 of the control unit 21 and switches the trigger 35, which operates in the counting mode due to feedback from the inverse output to the information input. At the first inputs of elements And 42-44, logical levels appear, respectively, of logical O, logical 1 and logical O. Reading information into triggers 8 and switching the counter, performing operations Plus one, Minus two, is blocked. The information from the outputs of the flip-flops 8 is fed to the inputs of the ACmat 1mators 7, the other inputs of which receive the information corresponding to the selected cell in block 1. The information is equal to a modulo two of the previous and current selected cells in block 1 and comes from the outputs of the adders 7 through multiplexers 6 to informational inputs 2 blocks 1. Im-
пульс записи проходит через элемент , И 43, коммутатор 10 и поступает на вход Запись-считывание 4 блока 1. Происходит запись информации, присутствующей на информационных входах выбранную чейку блока 1. Этот же импульс записи поступает на вход 24 блока 21 управлени , осуи;ествл д ет переключение триггера 35, работающего в счетном режиме, в противоположное состо ние. На первых входах элементов И 42-44 по вл ютс логические уровни соответственно ло5 гической 1, логического О и логической 1. Далее будут повторены действи , которые выполн лись при поступлении первого импульса записи (считывание), а затем действи ,the write pulse passes through the element, And 43, the switch 10 and is fed to the input Write-read 4 of block 1. The information present on the information inputs of the selected cell of block 1 is recorded. This same write pulse is fed to the input 24 of the control unit 21, axes; The switching of the trigger 35 operating in the counting mode is in the opposite state. At the first inputs of elements 42–44, logical levels appear, respectively, logical 1, logical 0 and logical 1. Next, the actions that were performed when the first write pulse was received (read) and then,
0 которые выполн лись при поступлении второго импульса записи (запись) и т.д. Совокупность действий, которые0 which were performed when the second write pulse was received (write), etc. The set of actions that
выполн ютс при поступлении двух performed when two are received
пульсов записи (считывание и запись),write pulses (read and write),
5 назовем шагом,После выполнени определенного числа шагов (после поступлени определенного четного чисг ла импульсов записи на вход 19 устройства ) заканчиваетс перва часть контрол , котора выполн етс при поддержании на входе 22 устройства уровн логической 1.5 is called a step. After a certain number of steps have been completed (after a certain even number of pulses has been written to the input 19 of the device), the first part of the control is completed, which is performed by maintaining the logical 1 level at the input 22 of the device.
Затем начинаетс втора часть контрол , в которой ос:,тцествл етс переключение в режим третьей частиThen, the second part of the control begins, in which the OS:
5 контрол . На входе 22 устройства поддерживаетс логическа 1. На вход 19 устройства поступает следующий импульс записи. При этом повтор ютс действи , которые выполн лись при поступлении первого импульса записи (операци считьшани ). После этого на вход 22 устройства поступает уровень логической 1.5 control. Logic 1 is supported at device input 22. The next write pulse is received at device input 19. At the same time, the actions that were performed upon receipt of the first write pulse were repeated (a send operation). After that, the input 22 of the device receives a logic level 1.
Так как информационный вход триг- Since the information input is trig-
гера 36 оставлен неподключенным, то на нем поддерживае.тс уровень логи - ческой 1. Однако до поступлени на синхровход этого триггера следующего импульса записи до момента времени, определ емого его задним фронтом, на выходе этого триггера поддерживаетс уровень логического О. Поэтому на первых входах элементов И 42-44 установ тс соответ5 ственно уровни логической 1, логи - ческого О и логического О. На входе 13 счетчика 11 устанавливаетс уровень логического О. Таким об0Gera 36 is left unconnected, it maintains a logical level of 1. However, before this trigger arrives at the sync input, the next write pulse is up to the point in time determined by its falling edge, the output of this trigger is maintained at the logical O level. elements 42-44 are installed, respectively, the levels of logical 1, logical O, and logical O. At the input 13 of the counter 11, the level of the logical O is set.
00
00
разом, запись информации в блок 1, а также в триггеры 8 блокируетс . Следующий импульс записи поступает через элемент И 42 на вход 12 счетчика 11, а также на вход 24 блока 21 управлени .at one time, the recording of information in block 1 as well as in triggers 8 is blocked. The next write pulse is supplied through the element 42 at the input 12 of the counter 11, as well as at the input 24 of the control unit 21.
Когда на вход 13 счетчика 11 поступает уровень логического О, тоWhen the input 13 of the counter 11 receives the level of logical About, then
в этом случае переключение триггера 30 блокируетс , переключение реверсивного счетчика 29 разрешаетс всегда при поступлении импульсов на син- хровход 12. Кроме того, на входе управлени режимом работы реверсивного счетчика 29 устанавливаетс уровень логического О, что соответствует переключению этого счетчика в режим обратного счета (операци Минус один1 ) импульсов, поступающих на его синхровход. Так как выходы это го счетчика соединены только со старшими k-1 разр дами счетчика 11, то последний работает в режиме Минус два. При поступлении импульса записи на синхровходы триггеров 35 и 36 происходит переключение этих триггеров (на пр мом выходе триггера 35 устанавливаетс уровень логического О, на пр мом вьпходе триггера 36 - уровень логической Ч). На первых входах элементов И 42-44 устанавливаютс соответственно уровни логической 1, логического О и логической 1. На входе 13 счетчика 11 устанавливаетс уровень логической 1, соответствую1дий операции Плюс один. На этом втора часть контрол заканчиваетс .in this case, switching of trigger 30 is blocked, switching of reversible counter 29 is always enabled when pulses are received at sync input 12. In addition, a logical level O is set at the control input of reversing counter 29, which corresponds to switching this counter to counting back (operation Minus one1) impulses arriving at its synchronous input. Since the outputs of this counter are connected only with the most significant k-1 bits of counter 11, the latter operates in the Minus two mode. When a write pulse arrives at the sync inputs of the flip-flops 35 and 36, these flip-flops are switched (the forward output of the flip-flop 35 sets the logic level O, the direct output of the flip-flop 36 is the logic level H). At the first inputs of the elements 42-44, the levels of logical 1, logical 0 and logical 1 are set. At input 13 of counter 11, a level of logical 1 is set, corresponding to the Plus operation one. This completes the second part of the control.
В течение третьей части контрол на входе 22 устройства поддерживаDuring the third part of the control at the input 22 devices supporting
етс уровень логической 1. Треть часть контрол завершаетс после поступлени на вход 19 устройства такого же (четного) количества импульсов записи, какое поступило в первой части. В дальнейшем на первом входе элемента И 42 посто нно поддерживаетс уровень логической 1. При поступлении следующего импульса записи происходит считывание информации из выбранной чейки блока 1 в триггеры 8. Запись информации в блок 1 блокируетс . Счетчик 11. переключаетс (операци Плюс один). На вход 24 блока 21 управле- шi .также приходит импульс записи и осуществл ет переключение триггера 33, На первых входах элементов И 42-44, на входе 13 счетчика 11 усThe logic level is 1. The third part of the control ends after the device arrives at the input 19 of the same (even) number of write pulses, which was received in the first part. Subsequently, at the first input of the element 42, the level of logic 1 is constantly maintained. When the next write pulse arrives, information from the selected cell of block 1 is read into triggers 8. Writing information to block 1 is blocked. Counter 11. switches (Operation Plus One). At the input 24 of the control unit 21, the write pulse also arrives and switches the trigger 33, At the first inputs of the And elements 42-44, at the input 13 of the counter 11
танавливаютс соответственно уровни- логической 1, логического О и логического О (запись информации е блок 1, операци Минус два). При этом осуществл етс запись в блок 1 в чейку, в которую производилась последн запись в первой части контрол . Записываема информаци при этом соответствует поразр дной сумме по модулю два информации, записанной в текущей выбранной чейке, и информации, записанной в предьщу- щей (относительно положительного направлени выбора чеек) чейке. В результате в выбранной чейке происходит восстановление информации, котора находилась в ней до последней записи в первой части контрол . После выполнени такого же числа шагов (после поступлени такого же четного числа импульсов записи), которое бьио выполнено в первой части контрол , состо ние всех информационных чеек блока 1 будет соответствовать состо нию этих же чеек на момент начала контрол , если при контроле не произойдет ошибка. После окончани контрол на вход 20 устройства оп ть подаетс логическа 1. Факт наличи или отсутстви ошибки можно определить путем сравнени состо - ни чеек блока 1 пам ти до и после контрол либо по состо нию контроль- . ных разр дов кода, если примен етс кодирование записываемой информации .the levels of logical 1, logical o and logical o are respectively tuned (recording information e block 1, operation Minus two). In this case, an entry is made in block 1 to the cell to which the last entry was made in the first part of the control. The recorded information in this case corresponds to a bitwise modulo sum of two information recorded in the currently selected cell and information recorded in the previous (relative to the positive direction of cell selection) cell. As a result, in the selected cell, information is restored that was in it until the last entry in the first part of the control. After performing the same number of steps (after the arrival of the same even number of write pulses) that was performed in the first part of the control, the state of all information cells of block 1 will correspond to the state of the same cells at the time control starts, if the control does not cause an error . After the control is completed, the logical input 1 is fed back to the device input 20. The fact of the presence or absence of an error can be determined by comparing the state of the cells of memory 1 before and after monitoring or by monitoring. code bits, if encoding of the recorded information is used.
5five
00
5five
Ф о р мула из об р е т е н и F o rumula from the recipe
Запоминающее устройство с автономным контролем, содержаш;ее блок пам ти, счетчик, коммутатор, блок управлени и мультиплексоры, первые информационные входы которых вл ютс информационными входами устройства , выходы мультиплексоров подключены к информационным входам блока пам ти, выходы которого вл ютс информационными выходами устройства , управл ющие входы мультиплексоров объединены и вл ютс первым входом задани режима работы устройства, отличающеес тем, что, с целью повышени достоверности контрол , в него вв едены сумматоры по модулю два и триггеры, информационные входы триггеров соединены с соответствующими информационными выходами блока пам ти, синхровходы триггеров подключены к первому выходу блока управлени ,второй , третий и четвертый выходы которого соединены соответственно с первым информационным входом коммутатора , управл ющим и счетным входами счетчика, выходы разр дов которого соединены с информационными входами первой группы коммутатора, информационные входы второй группы коммутатора вл ютс адресными входами устройства , первый вход задани режима работы блока управлени и управл ющий вход коммутатора подключены к первому входу задани режима работы устройства, второй вход задани ре - жима работы блока управлени вл етс одноименньм входом устройства, вход разрешени записи блока управлени и второй информационный вход коммутатора объединены и вл ютс A self-control storage device containing its memory, a counter, a switch, a control unit and multiplexers, the first information inputs of which are information inputs of the device, the outputs of multiplexers connected to the information inputs of the memory block whose outputs are information outputs of the device The control inputs of the multiplexers are combined and are the first input of the device operation mode setting, characterized in that, in order to increase the reliability of the control, the sum of tori modulo two and flip-flops, information inputs of flip-flops are connected to the corresponding information outputs of the memory block, synchronous inputs of the flip-flops are connected to the first output of the control unit, the second, third and fourth outputs of which are connected respectively to the first information input of the switch, the control and counting inputs of the counter, the outputs of the bits of which are connected to the information inputs of the first group of switch, the information inputs of the second group of switch are address inputs of the device, the first The control unit operation input of the control unit and the control input of the switch are connected to the first input of the device operation mode, the second input of the control unit operation mode is the same input of the device, the recording enable input of the control unit and the second information input of the switch are combined and
входом разрешени записи устройства, вторые информационные входы мультиплексоров подключены к выходам соответствующих сумматоров по модулюthe enable entry of the device record, the second information inputs of the multiplexers are connected to the outputs of the corresponding modulo adders
два, первые входы которых соединены с соответствующими информационными выходами блока пам ти, вторые входы сумматоров по модулю два подключены к выходам соответствующих триггеров, выход коммутатора подключен к входу Запись-считывание блока пам ти, выходы группы коммутатора соединены с адресными входами блока пам ти.two, the first inputs of which are connected to the corresponding information outputs of the memory block, the second inputs of modulo-two adders are connected to the outputs of the corresponding flip-flops, the switch output is connected to the Record-read input of the memory block, the switch group outputs are connected to the address inputs of the memory block.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874328214A SU1510013A1 (en) | 1987-11-17 | 1987-11-17 | Self-check storage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874328214A SU1510013A1 (en) | 1987-11-17 | 1987-11-17 | Self-check storage |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1510013A1 true SU1510013A1 (en) | 1989-09-23 |
Family
ID=21336300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874328214A SU1510013A1 (en) | 1987-11-17 | 1987-11-17 | Self-check storage |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1510013A1 (en) |
-
1987
- 1987-11-17 SU SU874328214A patent/SU1510013A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1229826, кл. G 11 С 29/00, 1984. Авторское свидетельство СССР № 1040526, кл. G 11 С 29/00, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4825411A (en) | Dual-port memory with asynchronous control of serial data memory transfer | |
EP0323648A2 (en) | Semiconductor memory device | |
US5416746A (en) | Memory circuit for alternately accessing data within a period of address data | |
US3131377A (en) | Small gap data tape communication system | |
SU1510013A1 (en) | Self-check storage | |
KR100253565B1 (en) | Data input and output circuit of synchronous memory device | |
JPS61194910A (en) | Digital signal delay circuit apparatus | |
JPH035986A (en) | Fifo memory | |
SU802959A1 (en) | Information sorting device | |
SU1215133A1 (en) | Three-channel redundant storage | |
JP2667702B2 (en) | Pointer reset method | |
SU604160A1 (en) | Arrangement for automatic equalizing of discrete messages through parallel channels | |
SU949720A1 (en) | Device for checking information recorded in storage units | |
SU1221745A1 (en) | Counting device | |
RU1837292C (en) | Device for recovering information about system status | |
SU1136216A1 (en) | Asynchronous sequential register | |
JP3057728B2 (en) | Semiconductor storage device | |
SU1508287A1 (en) | Storage with check | |
SU1288759A1 (en) | Storage | |
SU1383445A1 (en) | Device for delaying digital information | |
SU1695384A1 (en) | Reprogrammed read-only memory | |
SU1494010A1 (en) | Buffer memory unit | |
SU1399823A1 (en) | Memory with self-check | |
SU1332381A1 (en) | Shift register with a self-check | |
JP2969821B2 (en) | Data output circuit |