CN113037251B - 一种时钟管理装置、时钟分频模块以及片上*** - Google Patents

一种时钟管理装置、时钟分频模块以及片上*** Download PDF

Info

Publication number
CN113037251B
CN113037251B CN202110253009.3A CN202110253009A CN113037251B CN 113037251 B CN113037251 B CN 113037251B CN 202110253009 A CN202110253009 A CN 202110253009A CN 113037251 B CN113037251 B CN 113037251B
Authority
CN
China
Prior art keywords
clock
state
synchronous
current
frequency division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110253009.3A
Other languages
English (en)
Other versions
CN113037251A (zh
Inventor
何雅乾
童力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Espressif Systems Shanghai Co Ltd
Original Assignee
Espressif Systems Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Espressif Systems Shanghai Co Ltd filed Critical Espressif Systems Shanghai Co Ltd
Priority to CN202110253009.3A priority Critical patent/CN113037251B/zh
Publication of CN113037251A publication Critical patent/CN113037251A/zh
Priority to PCT/CN2021/143716 priority patent/WO2022179309A1/zh
Priority to US18/548,044 priority patent/US20240146310A1/en
Application granted granted Critical
Publication of CN113037251B publication Critical patent/CN113037251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H03K21/406—Synchronisation of counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开了一种时钟管理装置、时钟分频模块以及片上***，时钟管理装置包括时钟同步信号发生器、多个时钟门控单元以及多个时钟分频模块；通过时钟同步信号发生器产生预定周期的同步信号；多个时钟门控单元的一个与多个时钟分频模块的一个串联，以构成信号处理支路；多个信号处理支路并联连接来接收源时钟信号，时钟门控单元控制信号处理支路的开关，时钟分频模块被配置为在接收到时钟同步信号发生器输出的同步信号后，对信号处理支路的时钟信号进行相位调整，将多个信号处理支路中的时钟信号由非同步状态调整为同步状态。本申请实现了对各时钟域的工作时钟相位可控，不需要关闭***即可实现调整，简化了调整过程，提升了***的性能。

Description

一种时钟管理装置、时钟分频模块以及片上***
技术领域
本申请涉及集成电路技术领域，尤其涉及一种时钟管理装置、时钟分频模块以及片上***。
背景技术
片上***(SoC：System-on-a-chip)是指在单个芯片上集成一个完整的***，对所有或部分必要的电子电路进行包分组的技术。当前片上***芯片为了满足低功耗的要求，会将各个功能模块划分为不同的时钟域。不同的时钟域工作在不同的时钟频率，并且可以根据当前任务负载选择对某一时钟域的工作时钟频率进行调整，或者关闭不参与当前任务的模块的时钟。然而时钟的关断和频率的调整往往会导致不同时钟域时钟之间相位的偏移，使得跨时钟域信号的传输出现比较大的电路和时序上的开销，导致芯片面积增加、性能降低。
针对该情况，现有的一种调整方法为：在各个时钟进行开关或进行频率调整时，先将所有的时钟关闭，等待频率调整设定完成后再一起打开，从而达到相位一致的目的。该方法在调整过程中时钟被关闭，且过程复杂，影响了***的性能。
因此，提供一种方案以解决片上***各时钟域的工作时钟在调频或者开关之后出现的相位偏移的问题是非常有必要的。
发明内容
为解决上述问题，本申请提供了一种时钟管理装置，包括：
时钟同步信号发生器、多个时钟门控单元以及多个时钟分频模块；
其中，所述时钟同步信号发生器被配置为产生预定周期的同步信号；
所述多个时钟门控单元与所述多个时钟分频模块一一对应，所述多个时钟门控单元的一个与所述多个时钟分频模块的一个串联，以构成信号处理支路；多个所述信号处理支路并联连接，被配置为接收源时钟信号，所述时钟门控单元被配置为控制所述信号处理支路的开关，所述时钟分频模块被配置为在接收到所述时钟同步信号发生器输出的同步信号后，对所述信号处理支路的时钟信号进行相位调整，将多个所述信号处理支路中的时钟信号由非同步状态调整为同步状态。
可选地，多个所述信号处理支路输出的时钟信号作为多个时钟域的工作时钟。
可选地，所述预定周期为所述多个时钟域的工作时钟的周期的公倍数。
可选地，所述时钟分频模块包括：状态机、同步信号延迟电路以及时钟产生电路；
其中，所述同步信号延迟电路被配置为接收到所述时钟同步信号发生器输出的同步信号后，对所述同步信号进行延迟；
所述状态机被配置为接收到延迟后的同步信号后，若当前多个所述信号处理支路中的时钟信号处于非同步状态，则控制所述时钟产生电路对输出时钟的相位进行调整。
可选地，所述时钟分频模块还包括：计数器以及比较器；
其中，所述计数器被配置为在所述状态机的控制下进行周期性计数，确定当前计数值；
所述比较器被配置为将所述当前计数值与所述时钟分频模块的最大计数阈值进行比较，输出当前状态是否同步的状态信息；在所述当前计数值与所述最大计数阈值一致时，输出当前状态为同步状态的状态信息；在所述当前计数值与所述最大计数阈值不一致时，输出当前状态为非同步状态的状态信息；
所述状态机被配置为接收所述比较器发送的状态信息；
其中，所述最大计数阈值为所述时钟分频模块的预设分频比率减一后的数值。
可选地，所述时钟分频模块还包括：被配置为存储所述最大计数阈值的分频比率寄存器。
可选地，所述预设分频比率的数值被调整时，所述分频比率寄存器中存储的最大计数阈值的数值在所述时钟信号处于同步状态且所述时钟分频模块收到所述同步信号的情况下，对所述最大计数阈值的数值进行修改。
可选地，所述状态机被配置为接收到当前状态为非同步状态的状态信息后，切换至非同步状态，控制所述时钟产生电路关闭时钟输出；在所述计数器计数到所述最大计数阈值后，所述状态机被配置为切换到相位调整状态，所述计数器记录同步信号发生时的当前计数值，作为相位偏移值；在所述计数器继续计数至所述相位偏移值时，所述状态机控制所述时钟产生电路开启时钟输出。
可选地，所述时钟产生电路采用时钟门控单元或触发器翻转实现。
可选地，在所述时钟门控单元对应的信号使能或复位时，所述状态机跳转为非同步状态。
可选地，所述同步信号延迟电路被配置为接收到所述同步信号发生器输出的同步信号后，根据预设分频时钟相位偏移值，以所述源时钟的周期为单位对所述同步信号进行延迟。
本申请还提供了一种时钟分频模块，包括：状态机、同步信号延迟电路以及时钟产生电路；
其中，所述同步信号延迟电路被配置为接收到同步信号后，对所述同步信号进行延迟；
所述状态机被配置为接收到延迟后的同步信号后，若当前时钟信号与其他时钟信号处于非同步状态，则控制所述时钟产生电路对输出时钟的相位进行调整。
可选地，还包括：计数器以及比较器；
其中，所述计数器被配置为在所述状态机的控制下进行周期性计数，确定当前计数值；
所述比较器被配置为将所述当前计数值与所述时钟分频模块的最大计数阈值进行比较，输出当前状态是否同步的状态信息；在所述当前计数值与所述最大计数阈值一致时，输出当前状态为同步状态的状态信息；在所述当前计数值与所述最大计数阈值不一致时，输出当前状态为非同步状态的状态信息；
所述状态机被配置为接收所述比较器发送的状态信息；
其中，所述最大计数阈值为所述时钟分频模块的预设分频比率减一后的数值。
本申请还提供了一种片上***，包括上述任一种所述的时钟管理装置，所述时钟管理装置输出的时钟信号用于所述片上***的相同或不同功能模块。
本申请提供的时钟管理装置、时钟分频模块以及片上***，时钟管理装置包括时钟同步信号发生器、多个时钟门控单元以及多个时钟分频模块；通过时钟同步信号发生器产生预定周期的同步信号；多个时钟门控单元与多个时钟分频模块一一对应，多个时钟门控单元的一个与多个时钟分频模块的一个串联，以构成信号处理支路；多个信号处理支路并联连接来接收源时钟信号，时钟门控单元控制信号处理支路的开关，时钟分频模块被配置为在接收到时钟同步信号发生器输出的同步信号后，对信号处理支路的时钟信号进行相位调整，将多个信号处理支路中的时钟信号由非同步状态调整为同步状态。本申请提供的时钟管理装置、时钟分频模块以及片上***，实现了对各时钟域的工作时钟相位可控，不需要关闭***即可实现调整，简化了调整过程，提升了***的性能。
附图说明
在下文中，将基于实施例参考附图进一步解释本申请。
图1示意性地示出本申请所提供的时钟管理装置的一种具体实施方式的结构框图；
图2示意性地示出本申请所提供的时钟分频模块的示意图；
图3示意性地示出时钟分频模块中状态机的状态示意图；
图4示意性地示出本申请所提供的时钟管理装置的相位调整示意图。
具体实施方式
以下将结合附图和具体的实施方式，对本申请的装置进行详细说明。应理解，附图所示以及下文所述的实施例仅仅是说明性的，而不作为对本申请的限制。
图1示出了本申请所提供的时钟管理装置的一种具体实施方式的结构框图。本实施例中，时钟管理装置1包括时钟同步信号发生器10、多个时钟门控单元12以及多个时钟分频模块14。
其中，所述时钟同步信号发生器10被配置为产生预定周期的同步信号；所述多个时钟门控单元12与所述多个时钟分频模块14一一对应，所述多个时钟门控单元12的一个与所述多个时钟分频模块14的一个串联，以构成信号处理支路；多个所述信号处理支路并联连接，被配置为接收源时钟信号，所述时钟门控单元12被配置为控制所述信号处理支路的开关，所述时钟分频模块14被配置为在接收到所述时钟同步信号发生器10输出的同步信号后，对所述信号处理支路的时钟信号进行相位调整，将多个所述信号处理支路中的时钟信号由非同步状态调整为同步状态。
可以理解的是，各个时钟域的工作时钟由源时钟经过时钟门控单元的开关控制以及时钟分频模块得到。即，多个信号处理支路输出的时钟信号作为多个时钟域的工作时钟。
其中，时钟同步信号发生器可以由源时钟驱动计数器构成，可以按照软件配置产生预定周期的脉冲同步信号，可以作为全片时钟的统一的参照物。预定周期可以为多个时钟域的工作时钟的周期的公倍数。可以理解的是，各个时钟域的工作时钟的周期是可调节的。
本申请提供的时钟管理装置，实现了对各时钟域的工作时钟相位可控，不需要关闭***即可实现调整，简化了调整过程，提升了***的性能。
作为一种具体实施方式，本申请所提供的时钟分频模块14可以包括：状态机140、同步信号延迟电路142以及时钟产生电路144。如图2本申请所提供的时钟分频模块的示意图所示。其中，所述同步信号延迟电路142被配置为接收到所述同步信号发生器10输出的同步信号后，对所述同步信号进行延迟；所述状态机140被配置为接收到延迟后的同步信号后，若当前多个所述信号处理支路中的时钟信号处于非同步状态，则控制所述时钟产生电路144对输出时钟的相位进行调整。
进一步地，本申请所提供的时钟分频模块14还可以包括：计数器146以及比较器148。其中，所述计数器146被配置为在所述状态机的控制下进行周期性计数，确定当前计数值；所述比较器148被配置为将所述当前计数值与所述时钟分频模块的最大计数阈值进行比较，输出当前状态是否同步的状态信息；在所述当前计数值与所述最大计数阈值一致时，输出当前状态为同步状态的状态信息；在所述当前计数值与所述最大计数阈值不一致时，输出当前状态为非同步状态的状态信息；所述状态机140被配置为接收所述比较器148发送的状态信息。其中，最大计数阈值为时钟分频模块的预设分频比率减一后的数值。例如，对于工作时钟为五分频的时钟，其对应的预设分频比率为5，则最大计数阈值为5-1＝4。
其中，时钟分频模块还可以进一步包括：分频比率寄存器150，用于存储上述最大计数阈值。预设分频比率的数值可以根据实际进行设置。作为一种具体实施方式，预设分频比率的数值被调整时，所述分频比率寄存器中存储的最大计数阈值的数值在所述时钟信号处于同步状态且所述时钟分频模块收到所述同步信号的情况下，对所述最大计数阈值的数值进行修改。当分频器分频比率调整时，新的分频系数须在分频器处于同步状态且收到同步信号时，才会更新分频比率寄存器中存储的最大计数阈值。
其中，状态机140可以为有限状态机，其被配置为对时钟分频模块进行控制。计数器146根据预设分频比率进行周期性计数，确定出当前计数值。比较器将当前计数值与最大计数阈值进行比较，以判断当前状态为同步状态或非同步状态。在当前计数值与最大计数阈值一致时，当前状态为同步状态。在当前计数值与最大计数阈值不一致时，当前状态为非同步状态。状态机140根据比较器得到的状态信息，控制时钟产生电路144对输出时钟的相位进行调整。
状态机被配置为接收到当前状态为非同步状态的状态信息后，切换至非同步状态，控制所述时钟产生电路关闭时钟输出；在所述计数器计数到所述最大计数阈值后，所述状态机被配置为切换到相位调整状态，所述计数器记录同步信号发生时的当前计数值，作为相位偏移值；在所述计数器继续计数至所述相位偏移值时，所述状态机控制所述时钟产生电路开启时钟输出。时钟产生电路可以采用时钟门控单元实现，也可以采用触发器翻转实现。这均不影响本申请的实现。
参照图3时钟分频模块中状态机的状态示意图，如图3所示，时钟分频模块中状态机的状态包括同步状态、非同步状态以及相位调整状态。在所述时钟门控单元对应的信号使能或复位时，状态机的状态跳转为非同步状态。时钟分频模块接收到同步信号并且计数器计数达到最大计数阈值时，状态机的状态跳转为同步状态。非同步状态经过相位调整，状态机的状态跳转为同步状态。
具体地，当芯片复位或者时钟关闭时，状态机处于非同步状态。当收到同步信号发生器输出的同步信号后，同步信号延迟电路会对同步信号进行延迟。比较器根据当前计数器的计数值判断当前是否为同步状态。如果判定为同步状态则状态机转为同步状态。如果为非同步状态，则计数器记录当前计数值作为相位偏移值，并进入相位调整状态。计数器的计数限调整为相位偏移值，待相位调整完成后，状态机进入同步状态。
参照图4本申请所提供的时钟管理装置的相位调整示意图，工作时钟A和工作时钟B皆为源时钟的五分频，且相位有偏差。经过同步信号校准后，实现了相位同步。如图4所示，最初工作时钟A与工作时钟B均五分频的周期信号，其对应计数器从0计数到4为一个周期，在计数器计数为0时对应信号上升沿，在计数器计数为3时对应信号下降沿。可以看出工作时钟A与工作时钟B存在相位偏差，对应的预设分频比率均为5，最大计数阈值均为4。
如图4所示，时钟分频模块在接收到同步信号后，对于分频器A，通过计数器记录的当前计数值为3，通过比较器比较当前计数值与最大计数阈值4是否一致。而对于分频器B，通过计数器记录的当前计数值为2，通过比较器比较当前计数值与最大计数阈值4是否一致。在本实施例中是不一致的，则判定当前状态为非同步状态。
在判定当前状态为非同步状态后，状态机由同步状态切换为非同步状态，并且关闭时钟输出。参照图4，工作时钟A与工作时钟B对应的时钟信号输出为0。在计数器这一轮计数完成，即计数达到最大计数阈值4后，状态机切换为相位调整状态。计数器记录同步信号发生时的当前计数值，作为相位偏移值。在本实施例中，对于分频器A，在同步信号发生时分频器A对应的当前计数值为3，则相位偏移值为3。分频器A计数器在上一轮从0计数到最大值4之后，按照相位偏移值为3进行相位调整，即在下一轮继续从0计数到3。对于分频器B，在同步信号发生时分频器B对应的当前计数值为2，则相位偏移值为2。分频器B计数器在上一轮从0计数到最大值4之后，按照相位偏移值为2进行相位调整，即在下一轮继续从0计数到2。在分频器A以及分频器B的计数器计数到各自的相位偏移值后，状态机切换至同步状态，此时再打开时钟输出，此时输出的工作时钟A与工作时钟B即可实现同步。
同步信号延迟电路被配置为接收到所述同步信号发生器输出的同步信号后，根据预设分频时钟相位偏移值，以所述源时钟的周期为单位对所述同步信号进行延迟。本申请中通过对同步信号进行延迟以实现相位可控。例如若第一时钟域的时钟与第二时钟域的时钟之间存在一个相位差，则将第一时钟域收到的同步信号延迟一个周期，这样时钟分频模块再跟延迟后的同步信号保持同步的话，则第一时钟域输出的时钟与第二时钟域也相差一个周期的相位差。
此外，本申请还提供了一种时钟分频模块。参照图2所示，本申请所提供的时钟分频模块14可以包括：状态机140、同步信号延迟电路142以及时钟产生电路144。如图2本申请所提供的时钟分频模块的示意图所示。其中，所述同步信号延迟电路142被配置为接收到同步信号后，对所述同步信号进行延迟，通过延迟同步信号可以实现实现相位可控。例如，如果本领域技术人员希望时钟域A的时钟信号跟别的时钟域相比有一个相位差，则可以设置分频器A的相位偏移值，将时钟域A收到的同步信号延迟一个周期，从而时钟域A就会和别的时钟域存在一个周期的相位差了。所述状态机140被配置为接收到延迟后的同步信号后，若当前多个所述信号处理支路中的时钟信号处于非同步状态，则控制所述时钟产生电路144对输出时钟的相位进行调整。
进一步地，本申请所提供的时钟分频模块14还可以包括：计数器146以及比较器148。其中，所述计数器146被配置为在所述状态机的控制下进行周期性计数，确定当前计数值；所述比较器148被配置为将所述当前计数值与时钟分频模块的最大计数阈值进行比较，输出当前状态是否同步的状态信息；在所述当前计数值与所述最大计数阈值一致时，输出当前状态为同步状态的状态信息；在所述当前计数值与所述最大计数阈值不一致时，输出当前状态为非同步状态的状态信息；所述状态机140被配置为接收所述比较器148发送的状态信息。
可以理解的是，本申请实施例所提供的时钟分频模块可以独立使用，也可以作为上述时钟管理装置的其中一个模块，其具体结构和功能参照上述内容，在此不再赘述。
此外，本申请还提供了一种片上***，包括上述任一种所述的时钟管理装置，该时钟管理装置输出的时钟信号用于片上***的相同或不同功能模块。
本申请提供的时钟管理装置、时钟分频模块以及片上***，实现了对各时钟域的工作时钟相位可控，不需要关闭***即可实现调整，简化了调整过程，提升了***的性能。
虽然出于本公开的目的已经描述了本申请各方面的各种实施例，但是不应理解为将本公开的教导限制于这些实施例。在一个具体实施例中公开的特征并不限于该实施例，而是可以和不同实施例中公开的特征进行组合。例如，在一个实施例中描述的根据本申请的方法的一个或多个特征和/或操作，亦可单独地、组合地或整体地应用在另一实施例中。本领域技术人员应理解，还存在可能的更多可选实施方式和变型，可以对上述***进行各种改变和修改，而不脱离由本申请权利要求所限定的范围。

Claims (12)

1.一种时钟管理装置，其特征在于，包括：
时钟同步信号发生器、多个时钟门控单元以及多个时钟分频模块；
其中，所述时钟同步信号发生器被配置为产生预定周期的同步信号；
所述多个时钟门控单元与所述多个时钟分频模块一一对应，所述多个时钟门控单元的一个与所述多个时钟分频模块的一个串联，以构成信号处理支路；多个所述信号处理支路并联连接，被配置为接收源时钟信号，所述时钟门控单元被配置为控制所述信号处理支路的开关，所述时钟分频模块被配置为在接收到所述时钟同步信号发生器输出的同步信号后，对所述信号处理支路的时钟信号进行相位调整，将多个所述信号处理支路中的时钟信号由非同步状态调整为同步状态；
所述时钟分频模块还包括：计数器以及比较器；
其中，所述计数器被配置为在状态机的控制下进行周期性计数，确定当前计数值；
所述比较器被配置为将所述当前计数值与所述时钟分频模块的最大计数阈值进行比较，输出当前状态是否同步的状态信息；在所述当前计数值与所述最大计数阈值一致时，输出当前状态为同步状态的状态信息；在所述当前计数值与所述最大计数阈值不一致时，输出当前状态为非同步状态的状态信息；
所述状态机被配置为接收所述比较器发送的状态信息；
其中，所述最大计数阈值为所述时钟分频模块的预设分频比率减一后的数值。
2.根据权利要求1所述的时钟管理装置，其特征在于，多个所述信号处理支路输出的时钟信号作为多个时钟域的工作时钟。
3.根据权利要求2所述的时钟管理装置，其特征在于，所述预定周期为所述多个时钟域的工作时钟的周期的公倍数。
4.根据权利要求1至3任一项所述的时钟管理装置，其特征在于，所述时钟分频模块包括：状态机、同步信号延迟电路以及时钟产生电路；
其中，所述同步信号延迟电路被配置为接收到所述时钟同步信号发生器输出的同步信号后，对所述同步信号进行延迟；
所述状态机被配置为接收到延迟后的同步信号后，若当前多个所述信号处理支路中的时钟信号处于非同步状态，则控制所述时钟产生电路对输出时钟的相位进行调整。
5.根据权利要求1所述的时钟管理装置，其特征在于，所述时钟分频模块还包括：被配置为存储所述最大计数阈值的分频比率寄存器。
6.根据权利要求5所述的时钟管理装置，其特征在于，所述预设分频比率的数值被调整时，所述分频比率寄存器中存储的最大计数阈值的数值在所述时钟信号处于同步状态且所述时钟分频模块收到所述同步信号的情况下，对所述最大计数阈值的数值进行修改。
7.根据权利要求1所述的时钟管理装置，其特征在于，所述状态机被配置为接收到当前状态为非同步状态的状态信息后，切换至非同步状态，控制时钟产生电路关闭时钟输出；在所述计数器计数到所述最大计数阈值后，所述状态机被配置为切换到相位调整状态，所述计数器记录同步信号发生时的当前计数值，作为相位偏移值；在所述计数器继续计数至所述相位偏移值时，所述状态机控制所述时钟产生电路开启时钟输出。
8.根据权利要求7所述的时钟管理装置，其特征在于，所述时钟产生电路采用时钟门控单元或触发器翻转实现。
9.根据权利要求4所述的时钟管理装置，其特征在于，在所述时钟门控单元对应的信号使能或复位时，所述状态机跳转为非同步状态。
10.根据权利要求4所述的时钟管理装置，其特征在于，所述同步信号延迟电路被配置为接收到所述同步信号发生器输出的同步信号后，根据预设分频时钟相位偏移值，以所述源时钟的周期为单位对所述同步信号进行延迟。
11.一种时钟分频模块，其特征在于，包括：状态机、同步信号延迟电路以及时钟产生电路；
其中，所述同步信号延迟电路被配置为接收到同步信号后，对所述同步信号进行延迟；
所述状态机被配置为接收到延迟后的同步信号后，若当前时钟信号与其他时钟信号处于非同步状态，则控制所述时钟产生电路对输出时钟的相位进行调整；
所述时钟分频模块还包括：计数器以及比较器；
其中，所述计数器被配置为在所述状态机的控制下进行周期性计数，确定当前计数值；
所述比较器被配置为将所述当前计数值与所述时钟分频模块的最大计数阈值进行比较，输出当前状态是否同步的状态信息；在所述当前计数值与所述最大计数阈值一致时，输出当前状态为同步状态的状态信息；在所述当前计数值与所述最大计数阈值不一致时，输出当前状态为非同步状态的状态信息；
所述状态机被配置为接收所述比较器发送的状态信息；
其中，所述最大计数阈值为所述时钟分频模块的预设分频比率减一后的数值。
12.一种片上***，其特征在于，包括如权利要求1至10任一项所述的时钟管理装置，所述时钟管理装置输出的时钟信号用于所述片上***的相同或不同功能模块。
CN202110253009.3A 2021-02-25 2021-02-25 一种时钟管理装置、时钟分频模块以及片上*** Active CN113037251B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110253009.3A CN113037251B (zh) 2021-02-25 2021-02-25 一种时钟管理装置、时钟分频模块以及片上***
PCT/CN2021/143716 WO2022179309A1 (zh) 2021-02-25 2021-12-31 一种时钟管理装置、时钟分频模块以及片上***
US18/548,044 US20240146310A1 (en) 2021-02-25 2021-12-31 Clock management apparatus, clock frequency division module and system-on-chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110253009.3A CN113037251B (zh) 2021-02-25 2021-02-25 一种时钟管理装置、时钟分频模块以及片上***

Publications (2)

Publication Number Publication Date
CN113037251A CN113037251A (zh) 2021-06-25
CN113037251B true CN113037251B (zh) 2024-04-02

Family

ID=76467104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110253009.3A Active CN113037251B (zh) 2021-02-25 2021-02-25 一种时钟管理装置、时钟分频模块以及片上***

Country Status (3)

Country Link
US (1) US20240146310A1 (zh)
CN (1) CN113037251B (zh)
WO (1) WO2022179309A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113037251B (zh) * 2021-02-25 2024-04-02 乐鑫信息科技（上海）股份有限公司 一种时钟管理装置、时钟分频模块以及片上***
CN116863980B (zh) * 2023-07-24 2024-01-26 上海奎芯集成电路设计有限公司 一种门控信号的动态调节电路和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102129269A (zh) * 2011-03-18 2011-07-20 北京普源精电科技有限公司 一种多通道同步信号发生器
CN104158515A (zh) * 2014-07-29 2014-11-19 电子科技大学 一种自动同步的多通道并行存储dds信号发生器
CN110750129A (zh) * 2019-10-11 2020-02-04 北京智芯微电子科技有限公司 分频电路
CN111446960A (zh) * 2020-04-16 2020-07-24 浙江大华技术股份有限公司 一种时钟输出电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090088B2 (ja) * 1996-09-17 2008-05-28 富士通株式会社 半導体装置システム及び半導体装置
CN100536340C (zh) * 2005-06-10 2009-09-02 华为技术有限公司 一种分频方法及分频计数器
CN102624382B (zh) * 2012-03-29 2015-06-03 广州市广晟微电子有限公司 时钟同步方法、装置及具有该装置的射频芯片电路
US9048847B2 (en) * 2013-09-24 2015-06-02 Analog Devices Global Apparatus and methods for synchronizing phase-locked loops
CN104300969B (zh) * 2014-05-12 2017-12-08 长沙理工大学 一种基于全数字锁相环的高精度同步时钟实现方法
CN111313893B (zh) * 2020-02-28 2023-03-10 深圳市紫光同创电子有限公司 分频器和电子设备
CN111010176A (zh) * 2020-03-09 2020-04-14 光一科技股份有限公司 一种10kV电力线路配网互倒点电力参数同步采集计量***
CN113037251B (zh) * 2021-02-25 2024-04-02 乐鑫信息科技（上海）股份有限公司 一种时钟管理装置、时钟分频模块以及片上***

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102129269A (zh) * 2011-03-18 2011-07-20 北京普源精电科技有限公司 一种多通道同步信号发生器
CN104158515A (zh) * 2014-07-29 2014-11-19 电子科技大学 一种自动同步的多通道并行存储dds信号发生器
CN110750129A (zh) * 2019-10-11 2020-02-04 北京智芯微电子科技有限公司 分频电路
CN111446960A (zh) * 2020-04-16 2020-07-24 浙江大华技术股份有限公司 一种时钟输出电路

Also Published As

Publication number Publication date
CN113037251A (zh) 2021-06-25
US20240146310A1 (en) 2024-05-02
WO2022179309A1 (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
US5389826A (en) Variable clock dividing circuit
US8305119B2 (en) Clock generation circuit
US7777534B2 (en) Fraction-N frequency divider and method thereof
CN113037251B (zh) 一种时钟管理装置、时钟分频模块以及片上***
US20030001612A1 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
EP1133728A1 (en) Clock generation and distribution in an emulation system
WO2021184623A1 (zh) 时钟信号产生电路、驱动方法及电子设备
JPH0773219B2 (ja) 並直列変換装置
US6266780B1 (en) Glitchless clock switch
US20040075475A1 (en) Programmable divider with built-in programmable delay chain for high-speed/low power application
US20060091918A1 (en) Method and apparatus for switching frequency of a system clock
KR20050038209A (ko) 클럭 신호의 연속성을 보장하는 클럭 신호 선택 장치 및방법
US6049236A (en) Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies
US6445232B1 (en) Digital clock multiplier and divider with output waveform shaping
KR101923012B1 (ko) 고속 프로그래밍 가능 클록 분할기
JPS63211919A (ja) クロツク発生回路
US20150091620A1 (en) Reducing current variation when switching clocks
JP3508762B2 (ja) 分周回路
JP2000224026A (ja) 分周回路
CN100381968C (zh) ***时钟脉冲切换装置以及切换其频率的方法
JP2737607B2 (ja) クロック切替回路
RU2785070C1 (ru) Способ фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска
KR100460763B1 (ko) 클럭스위칭회로
KR100282486B1 (ko) 반도체 장치의 클럭 발생 회로
TW200935741A (en) Clock circuit with clock transfer capability and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant