SU1327182A1 - Memory having simultaneous sampling of information from several locations - Google Patents

Abstract

Изобретение относитс  к цифровой автоматике и может быть использовано при запоминании наборов двоичных единиц информации (битов), когда соответствующие биты одновременно выбира- емых  чеек запоминающего устройства (ЗУ) собираютс  при считывании по схеме ИЛИ. Цель изобретени  - упрощение устройства. Устройство содержит &ifThe invention relates to digital automation and can be used in storing sets of binary units of information (bits), when the corresponding bits of simultaneously selectable memory cells (RAM) are collected when reading in the OR circuit. The purpose of the invention is to simplify the device. Device contains & if

Description

13271327

генератор 3, счетчик 4, дешифратор 5, группу формирователей 6 импульсов, мультиплексоры 7 и 8, накопитель 9, группу элементов И 10, группу одновиб- раторов 1 1. Сущность изобретени  заключаетс  в уменьшении числа одинаковыхgenerator 3, counter 4, decoder 5, a group of pulse shapers 6, multiplexers 7 and 8, accumulator 9, a group of elements AND 10, a group of single-oscillators 1 1. The essence of the invention is to reduce the number of identical

1one

Изобретение относитс  к цифровой автоматике и может быть использовано при запоминании наборов двоичных единиц информации (битов), когда соответствующие биты одновременно выбираемых  чееу. запоминающего устройства (ЗУ) собираютс  при считывании по схеме ИЛИ.The invention relates to digital automation and can be used when storing sets of binary units of information (bits), when the corresponding bits are simultaneously selectable. the storage device (memory) is collected when read by the OR scheme.

Цель изобретени  - упрощение уст- .ройства.The purpose of the invention is to simplify the device.

На фиг.1 представлена структурна  схема устройства; на фиг.2 - временна  диаграмма, по сн юща  его работу на фиг.З - вариант выполнени  формировател  импульсов; на фиг.4 - временна  диаграмма его работы.Figure 1 shows the structural diagram of the device; Fig. 2 is a timing diagram explaining its operation; Fig. 3 is an embodiment of a pulse former; 4 is a time chart of his work.

Устройство содержит адресные входы 1, входы 2 разрешени , генератор 3, счетчик 4, дещифратор 5, группу формирователей 6 импульсов, мультиплексоры 7 и 8, накопитель 9, группу элементов И 10, группу одновибра- TOPQB 11 и информационные выходы 12.The device contains address inputs 1, resolution inputs 2, generator 3, counter 4, deciphering 5, group of impulse drivers 6, multiplexers 7 and 8, accumulator 9, group of elements 10, single-band TOPQB 11 and information outputs 12.

Временна  диаграмма устройства (фиг.2) составлена дл  случа  применени  накопител  с четырьм  адресными входами. Она содержит последовательность тактовых импульсов Г на .выходе генератора 1, сигналы СТ1 и СТ2 на выходе счетчика 5 тактовые импульсы ТО...ТЗ на выходе дешифратора 5 (выходные сигналы разрешающих дешифраторов внутри мультиплексоров 7 и 8), сигналы разрешени  считывани  СО...СЗ на выходах формирователей , б, прив занные своими передними и задними фронтами к передним фронтам соответственно импульсов ТО...ТЗ сигналы МО...МЗ на фоне помех с выходов . чеек накопител  9, сигналы МГО...МГЗ на выходах элементов И 10, сигналы ФО...ФЗ на выходах од,новиб- раторов 11 после воздействи  на их входы соответственно сигналов МГО,. МГЗ.182 The timing diagram of the device (Fig. 2) is compiled for the case of using a storage device with four address inputs. It contains a sequence of clock pulses G at the output of generator 1, signals CT1 and CT2 at the output of the counter 5 clock pulses TO ... TK at the output of the decoder 5 (output signals of the enabling decoders inside the multiplexers 7 and 8), read permission signals CO ... NW at the outputs of the formers, b, tied with their front and back edges to the leading fronts, respectively, of the pulses TO ... TZ signals MO ... MH against the background of interference from the outputs. accumulator cells 9, signals of MGO ... MHZ at the outputs of elements And 10, signals FD ... FZ at the outputs of one, novibrators 11 after acting on their inputs, respectively, of signals of the MGO ,. MGZ.182

ЗУ в устройстве до одного. В устройстве производитс  одновременна  параллельна  выборка информации с поочередной обработкой входных адресных сигналов и сигнал ов разрешени  считывани . 4 ил.The memory in the device is up to one. The device performs simultaneous parallel sampling of information with sequential processing of input address signals and a read enable signal. 4 il.

00

5five

00

5five

00

5five

00

5five

Формирователь импульсов (фиг.З) содержит генератор 13 и триггеры t4- 16.The pulse shaper (FIG. 3) contains a generator 13 and triggers t4-16.

Устройство работает следующим образом .The device works as follows.

Генератор 3 вырабатывает последовательность тактовых импульсов Г (фиг.2), поступающих на счетный вход счетчика 4. Информационные сигналы СТ1 и СТ2 с выхода счетчика 4 поступают на дешифратор 5 и управл ющие входы мультиплексоров 7 и 8. Дешифратор 5 формирует четыре последовательности тактовых сигналов ТО...ТЗ, сдвинутые один относительно другого на один период импульсов Г. Сигналы ТО...ТЗ поступают на четыре тактовых входа формирователей 6.The generator 3 generates a sequence of clock pulses G (FIG. 2) arriving at the counting input of counter 4. Information signals CT1 and CT2 from the output of counter 4 are fed to the decoder 5 and the control inputs of multiplexers 7 and 8. The decoder 5 forms four sequences of clock signals TO ... TZ, shifted one relative to the other for one period of impulses G. Signals TO ... TZ arrive at the four clock inputs of the drivers 6.

Каждый формирователь 6 (фиг.З) осуществл ет прив зку переднего и заднего фронтов разрешающего сигнала к передним фронтам тактовых импульсов с помощью инвертора 13 и трех триггеров: фиксирующего 14, формирующего 15 и буферного 16 (фиг.4).Each driver 6 (FIG. 3) assigns the leading and trailing edges of the enable signal to the leading edges of clock pulses using an inverter 13 and three triggers: fixing 14, forming 15 and buffer 16 (Fig. 4).

CигнaJЩ СТ1 и СТ2, управл ющие работой мультиплексоров 7 и 8, формируют на выходе их внутренних дешифраторов стробируюш.ие сигналь ТО..,ТЗ, которые поочередно опрашивают четыре разрешающих сигнала, поступающих соответственно на входь} 1 и 2, и как бы дроб т их. Подобное дробление позвол ет считывать несколько  чеек с адресами АО...A3 в накопителе 9 даже при одновременном по влении нескольких сигналов разрешени  считыда- , ни .Signals ST1 and CT2, controlling the operation of multiplexers 7 and 8, form a gating signal TO .., TZ at the output of their internal decoders, which alternately interrogate four permitting signals, respectively input 1 and 2, and break them their. Such splitting allows you to read several cells with the addresses of AO ... A3 in drive 9, even with the simultaneous appearance of several read permission signals, or.

На выходах  чеек накопител  9 инг формаци  имеет раздробленный вид МО...МЗ на фоне помех. С целью ее восстановлени  сигналами МО...МЗ сначала стробируютс  на элементах И 10 импульсами Г дл  устранени  помех.At the outputs of the cells of the accumulator 9 ing, the formation has a fragmented form of MO ... MH amid interference. In order to restore it with the signals MO ... MZ, they are first gated on the elements And 10 with pulses G for eliminating interference.

а затем запускают полученными сигналами МГО...МГЗ одновибраторы 11.and then run the received signals of the IGO ... MSB one-shot 11.

При запуске каждого одновибрато- ра 11 на его выходе образуетс  импульс с длительностью, превышающей на 10- 20 период сигналов ТО...ТЗ. В результате раздробленна  информаци  восстанавливаетс  и принимает вид ФО...ФЗ, соответствующий первоначальным сигналам разрешени  считывани  When each one-shot 11 is started, a pulse with a duration longer than 10-20 times the TO ... TZ signals is generated at its output. As a result, the fragmented information is restored and takes the form of FD ... FL, corresponding to the initial read resolution signals

со..,сз.with .., sz.

Claims (1)

Формула изобретени Invention Formula Запоминающее устройство с одновременной выборкой информации из не- скольких  чеек, содержащее накопитель, адресные входы которого подключены к выходам мультиплексора адресов, информационные входы которого  вл ютс  адресными входами устройства, генера;тор , выход которого подключен к входу счетчика, дешифратор, группу элементов И, отличающеес A storage device with simultaneous sampling of information from several cells containing a drive whose address inputs are connected to the outputs of an address multiplexer whose information inputs are device address inputs, generation, a torus whose output is connected to the counter input, a decoder, a group of elements And, different Г -ЛJVгг JгflПJШJ JlJlЛJlJглJ J JaruгrMr. -LJVggg JgflPJShJ JlJlLJlJglJ J Jarugr тем, что, с целью упрощени  устройства , оно содержит группу формирователей импульсов, группу одновибраторов и мультиплексор сигналов разрешени , выход и информационные входы которо- рого подключены соответственно к входу разрешени  накопител  и к выходам формирователей импульсов группы, первые входы которых  вл ютс  входами разрешени  устройства, вторые входы формирователей импульсов группы подключены к выходам дешифратора, входы которого подключены к выходам счетчика и управл ющим входам мультиплексора адресов и мультиплексора сигналов разрешени , выходы накопител  подключены к первым входам элементов И группы , вторые входы которых подключены к выходу генератора, выходы элементов И группы подключены к входам одновибраторов группы, выходы которых  вл ютс  информационными выходами устройства .in order to simplify the device, it contains a group of pulse shapers, a single vibrator group and a multiplexer of resolution signals, the output and informational inputs of which are connected respectively to the drive enable input and the outputs of the group of pulse shapers of the device , the second inputs of the group pulse drivers are connected to the outputs of the decoder, the inputs of which are connected to the outputs of the counter and the control inputs of the address multiplexer and multiplexer resolution signals accumulator outputs are connected to first inputs of AND gates group, the second inputs of which are connected to the generator output, and outputs the group of elements are connected to the inputs of the monostable multivibrators group, the outputs of which are the information device outputs. соwith Cf Г2Cf r2 сзsz МО WMO W т нзt nz мгоmgo МПMP мгг finmg fin да Ф1 ргyes F1 wg WW ОfOff WW фие.Зfie.Z ВшодVshod Редактор И.РыбченкоEditor I.Rybchenko Составитель С.Шустенко Техред Л,0лийныкCompiled by S. Shustenko Tehred L, 0liynyk Заказ 3404/49 Тиралс 589 .ПодписноеOrder 3404/49 Tyrals 589. Subscription ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 1130355 Москва, 1-35, Раушска  наб., д. 4/5VNIIPI USSR State Committee for Inventions and Discoveries 1130355 Moscow, 1-35, 4/5 Raushsk nab. Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4Production and printing company, Uzhgorod, Projecto st., 4 Корректор Т.КолбProofreader T. Kolb