SU1311021A1 - Аналого-цифровой преобразователь с самоконтролем - Google Patents

Abstract

Изобретение относитс  к области электроизмерительной техники и может быть использовано при создании помехоустойчивых аналого-цифровых преоб - разователей специализированных информационно-вычислительных систем. В устройство, содержащее первый и второй регистры 1 и 2, первую группу элементов И, выполненную на элементах 3-13, преобразователь-14 код-- напр жение, компаратор 15, вторую группу элементов И, вьшолненную на элементах 18 и 19, с целью расширени  диапазона преобразовани , повышени  надежности за счет сокращени  апS сл со

Description

1311021

паратурных затрат и повышени  досто- весов разр дов кодов с естественной верности преобразовани  в услови х избыточностью, введены элемент 16 помех при использовании в качестве запрета и элемент И 17. I ил.

Изобретение относитс  к электроизмерительной технике и может быть использовано при создании помехоустойчивых аналого-цифровых преобразователей специализированных систем контрол , регистрации и управлени .

Целью изобретени   вл етс  расширение диапазона преобразовани , повышение надежности за счет сокращени  аппаратурных затрат и повышение достоверности преобразовани .

На, чертеже показана функциональна  схема первых шести разр дов предлагаемого устройства.

Аналого-цифровой преобразователь с самоконтролем содержит первый и второй п-разр дные регистры 1 и 2, первую группу элементов И, вьтолнен- ную на элементах 3-13 И, преобразователь 14 код - напр жение (ПКН), компаратор 15, элемент 16 запрета, элемент 17 И, Вторую группу элементов И, выполненную на элементах 18 и 19 И, шину 20 Пуск, входную шину 21, тактовую шину 22, и шины 23 и 24 Наличие ошибок.

Аналого-цифровой преобразователь работает следующим образом,

При поступлении единичного сигнала на игану 20 Пуск последние шестые разр ды первого и второго регистров устанавливаютс  в 1, остальные сбрасываютс  в О, Работа синхронизируетс  одним тактовым импульсом по шине 22,

Предположим, что U 20 квантам и что в первом такте на нход прибора действует отрицательна  импульсна  помеха или отказал один из элементов схемы в старшем разр де. Тогда в первом такте в результате выполнени  операции (в компараторе 15) вида и - и„ () на выходе компаратора 15 будет сформировано единичное значение сигнала с. 1 . При поступлении тактового сигнала Г на выходе. элемента 17 И будет единичный сигнал

5

0

5

0

5

0

5

по которому произойдет срабатывание элемента 13 И.

По единичному сигналу с выхода элемента 13 И устанавливаютс  в О шестые разр ды первого и второго регистров и в 1 - п тые разр ды этих регистров, Во втором такте выполн етс  операци  U U и на выходе ком- компаратора 15 присутствует нулевой сигнал () , В результате открываетс  элемент 16 запрета, единичным сигналом с выхода которого стробируетс  элемент 10 И, Единичным сигналом с выхода элемента 10 И устанавливаютс  в единичное состо ние четв:ертые разр ды регистров 1 и 2 и п тый разр д регистра 1. На выходе первого .регистра устанавливаетс  код 01 1000. С выхода компаратора 15 имеетс  нулевой сигнал (), так как U U -В результате по Г срабатывает эле- мент 16 запрета и в первом регистре 1 по описанным правилам устанавлива- етс  код , а во втором регистре 2 устанавливаетс  код 000100. На выходе компаратора 15 формируетс  сигнал , как результат операции и и. Единичным сигналом с выхода элемента 17 И по г стробируетс  , элемент 7 И. В результате единичным сигналом с выхода элемента 7 И устанавливаютс  в 1 вторые разр ды регистров 1 и 2, третьи разр ды этих регистров - в О. На выходе первого регистра устанавливаетс  код , Последующие такты работы устройства Н1гчем не отличаютс  от описанного и соответствуют алгоритму поразр дного кодировани . В данном примере, на выходах элементов 5,6,9,11,12 И за весь цикл преобразовани  сохран ютс  нулевые потенциалы. В шестом такте на выходе первого регистра 1 устанавливаетс  код 01 . При этом на выходе 24 элемента 19 И присутствует единичный сигнал, свидетельствующий о наличии ошибки в старших разр дах устройства. По комбинации на

313

выходах 23 и 24 можно судить не только о категории ошибки, но и об истинности результата. Действительно, . При наличии кода 11 на выходах 23 и 24 полученный результат бракуетс . При большем числе разр дов в устройстве анализ кодовых шин ошибок  вл етс  более информативным . Дл  построени  прототипа при требуетс  логических элементов и L 735 св зей между ними (без учета затрат оборудовани  на лкн, и компаратор).Дл  построени  предлагаемого устройства при равных услови х требуетс  173 логических элементов при L-..324.

Ji

При этом отношени  данных оценок составл ют: K /Kj-;. 2,5; . 2,2. Минимальное расчетное врем  с1дного такта в известном устройстве составл ет м с + t| , где врем  срабатывани  компаратора. При равных услови х врем  одного такта в предлагаемом устройстве составл ет t- 215 м с +Г- .. .-..

При равных диапазонах отношение значений приведенных оценок возрастает . Так, 529/173 3; 858/324 2,6.

Очевидно, что при -равных диапазонах представлени  чисел врем  полного цикла в известном устройстве значительно возрастает по сравнению с временем полного цикла преобразовани  в предлагаемом устройстве, как возрастает число составл юш;их его тактов.

Claims (1)

1. Формула изобретени 

   Аналого-цифровой преобразователь с самоконтролем, содержашдй первый и второй п-разр дные регистры, первую и вторую группы элементов И соответственно из (2п-1) и (п-1/2) элементов И кажда , преобразователь код - напр жение, тактовую шину, шину Наличие ошибок, компаратор, первый вход которого  вл етс  входной шиной а второй йход соединен с выходом преобразовател  код - напр жение, входы которого подключены соответственно к выходам разр дов первого регистра, первые входы установки в О с первого по (п-1) разр дов которого объединены с входом установки в 1 п-го разр дов первого регистра, первые входы установки в О с первого по (п-1) разр ды второго регистра объеI 1021

   диваны с входом установки в 1 п-го. разр да второго регистра и  вл ютс  шиной Пуск, выходы нечетных элементов И, начина  с третьего, кроме с п-го первой группы соединены соответственно с вторыми входами установки в О соответствующих, разр дов второго регистра, а выход п-го элемента И первой группы соединен с перO выми выходами установки в О п-го разр да второго регистра, первые входы элементов И второй группы соединены соответственно с выходами нечетных разр дов, начина  с третьего,

   5 первого регистра, а вторые входы г соответственно с выходами четных разр дов первого регистра, о .j- л и ч а- ю щ и и с   тем, что, с целью расширени  диапазона преобразовани , повы0 шени  надежности за счет сокращени  аппаратурных затрат и повьппени  достоверности преобразовани , в него введены элемент запрета (п-1/2) шин Наличие-ошибок и элемент И, первый

   5 вход которого объединен с входом запрета элемента запрета и подсоединен к выходу компаратора, второй вход объединен с информационным входом элемента запрета и  вл етс  тактовой

   0 ши1{ой, а выход - соединен с первыми входами нечетных элементов и первой группы, выход первого из которых соединен с вторым входом установки в О первого разр да первого регистра,

   5 первые входы установки в 1 разр дов которого, кроме п-го, объединены соответственно с одноименными входами разр дов второго регистра, с третьими входами установки в О с второ- .

   0 го по (п-1)-и разр дов второго регистра и подключе11ы соответственно к выходам четных элементов И первой группы, вторые входы установки в 1 разр дов, кроме п-го и (n-l)-ro, пер5 вого регистра объединены соответственно с вторыми входами установки в О разр дов, начина  с второго, кроме п-го первого регистра, с вторыми входами установки в 1 соответствую0 щих разр дов, второго регистра и соответственно подключены к выходам не- четньпс элементов И, начина  с третьего , первой группы, вторые входы которых объединены с первыми входами со5 ответствующих четных элементов И первой группы элементов И и подключены к выходам соответствующих разр дов, начина  с второго, второго регистра, выход первого разр да которого соеди51311021

   цен с вторым входом первого элемента второй вход установки в 1 (ti-I)-ro И пер1вой группы, вторые входы четных разр да первого регистра объединен с .элементов И которой объединены и под- входом установки в О п-го разр да ключены к выходу злемента 3anpeTaj i первого регистра и подключен к выхо- причем вход установки п-го раз- ДУ (2п-1)-го элемента И первой груп- р да первбго регистра подключен к пы, а второй вход установки в О шине Пуск, выходы элементов И втр п-го разр да EiToporo регистра объеди- рой группы  вл ютс  соответствующими нен с первым входом установки в I шинами Наличи  ошибок, при этом (n-l)-ro разр да второго регистра,