SU1298909A1 - Делитель частоты с переменным коэффициентом делени - Google Patents
Делитель частоты с переменным коэффициентом делени Download PDFInfo
- Publication number
- SU1298909A1 SU1298909A1 SU853946634A SU3946634A SU1298909A1 SU 1298909 A1 SU1298909 A1 SU 1298909A1 SU 853946634 A SU853946634 A SU 853946634A SU 3946634 A SU3946634 A SU 3946634A SU 1298909 A1 SU1298909 A1 SU 1298909A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bus
- input
- inputs
- counter
- output
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в цифровых фазовращател х корректоров шкал времени. Целью изобретени вл етс повышение быстродействи . Устройство содержит п-разр дньш счетчик 1 импульсов из D-триггеров 2-1, 2-2 и 2-3, многовходовый элемент ИЛИ 3, выходную шину 4, шины 6-1, 6-2 и 6-3 кода коэффициента делени , входную шину 10. Дл достижени поставленной цели в делитель дополнительно введены элементы И 5-1, 5-2 и 5-3, элементы ИЛИ 7-1, 7-2 и 7-3, инвертор 8, шина 9 сброса, а многовходовый элемент ИЛИ 3 выполнен с инверсией. Цри в устройстве могут быть получены следуюга е коэффициенты делени : 2, 2 ил. 5 и 6. (Л to х оо со
Description
1 - 1298909 Изобретение относитс к импульсной технике и может быть использовано в цифровых фазовращател х корректоров шкал времени.
ход еди ( фи ни
Цель изобретени - повышение быст- j 6-1 , 6-2 и 6-3 через элементы 5-1 ,
родеистви .
На фиг, 1 приведена электрическа функциональна схема делител частоты с переменным коэффициентом делени ; на фиг, 2 - временные диаграммы, по сн ющие его работу.
Устройство содержит п-разр дный счетчик 1 импульсов, состо щий (в данном случае ) из трех триггеров 2-1, 2-2 и 2-3, каждый из которых D-типа; выходы каждого триггера соединены с соответствующим входом мно- говходового элемента ИЛИ 3, инверсный выход которого соединен с выходной шиной 4 и с первыми входами каждого элемента И 5-1, 5-2 и 5-3, вторые входы которых соединены с. соответствующей шиной 6-1 - 6-3 кода коэффициента делени , выходы - с первыми входами соответствунадих двухвходовых элементов ИЛИ 7-1, 7-2 и 7-3; второй вход первого двухвходового элемента ИЛИ 7-1 соединен с выходом третьего (последнего) триггера 2-3 п-разр дно- го счетчика 1 импульсов, D-вход первого триггера 2-1 которого соединен через инвертор 8 с выходом первого двухвходового элемента ИЛИ 7-1; вторые входы второго и последующих двухвходовых элементов ИЛИ 7-2 и 7-3 соединены с выходами соответственно первого и последзш)щих триггеров 2-1 и 2-2 (кроме 2-3) п-разр дно- го счетчика 1 импульсов, D-входы второго и последующих триггеров 2-2 и 2-3 которого соединены с выходами соответсттенно второго и последующего двухвходовых элементой ИЛИ 7-2 и 7-3, R-входы и С-входы всех триггеfO
5-2 и 5-3 и через элементы 7-1, 7-2 и 7-3 на D-входы триггеров 21 (с учетом инвертировани сигнала инвертором 8), 2-2 и 2-3, Пусть значение кода на шинах 6-1, 6-3 будет 011. Тогда первый импульс на шипе 10 установит триггеры 2-1, 2-2 и 2-3 счетчика 1 в единичное состо ние, а на первых входах элементов 7-1, 7-2 и 7-3 устанавливаютс нулевые уровни . При этом счетчик 1 (с участием инвертора 8) работает в режиме сдвигового регистра до момента по влени нулевых уровней на выходах всех триггеров, В этом случае на инверсном выходе элемента 3 и на шине 4 формируетс единичный уровень, С приходом следующего входного импульса на шину 10 цикл делени частоты
20
25
30
повтор етс .
Предлагаемое устройство при позвол ет получить следующие коэффициенты делени : 2, 3, 4, 5и6.
Claims (1)
- Формула изобретениДелитель частоты с переменным коэффициентом делени , содержащий п- ЗЗ- разр дный счетчик импульсов, состо щий из п-триггеров, С-вкоды которых соединены с входной шинойj R-входы соединены между собой, выходы - с соответствующими входами многовходо- вого элемента ИЛИ, п шин кода коэффициента делени и выходную шину, отличающийс тем, что.40с целью повьшзени быстродействи , в него введены п элементов ИЛИ, п элеров п-разр дного счетчика 1 импуль- ментов И, инвертор и шина сброса, а сов соединены соответственно с шиной многовходовый элемент ИЛИ выполнен 9 сброса и с входной шиной 10,с инверсией, причем его выход соедиДелитель частоты с переменным коэффициентом делени работает следующим образом.Перед подачей входных импульсов (фиг. 2а) на шину 10 (1ти во врем их наличи ) счетчик 1 устанавливаетс в исходное (нулевое) состо ние подачей импульса (фиг, 2б) на шину 9. На всех входах (фиг, 2в, г, д) элемента 3 действуют нулевые (логические ) уровни, и на инверсном вы9ходе этого элем ента устанавливаетс единичный (логический) уровень (фиг 2е), разрешающий прохождение кода коэффициента делени с шин5-2 и 5-3 и через элементы 7-1, 7-2 и 7-3 на D-входы триггеров 21 (с учетом инвертировани сигнала инвертором 8), 2-2 и 2-3, Пусть значение кода на шинах 6-1, 6-3 будет 011. Тогда первый импульс на шипе 10 установит триггеры 2-1, 2-2 и 2-3 счетчика 1 в единичное состо ние, а на первых входах элементов 7-1, 7-2 и 7-3 устанавливаютс нулевые уровни . При этом счетчик 1 (с участием инвертора 8) работает в режиме сдвигового регистра до момента по влени нулевых уровней на выходах всех триггеров, В этом случае на инверсном выходе элемента 3 и на шине 4 формируетс единичный уровень, С приходом следующего входного импульса на шину 10 цикл делени частотыповтор етс .Предлагаемое устройство при позвол ет получить следующие коэффициенты делени : 2, 3, 4, 5и6.Формула изобретениДелитель частоты с переменным коэффициентом делени , содержащий п- ЗЗ- разр дный счетчик импульсов, состо щий из п-триггеров, С-вкоды которых соединены с входной шинойj R-входы соединены между собой, выходы - с соответствующими входами многовходо- вого элемента ИЛИ, п шин кода коэффициента делени и выходную шину, отличающийс тем, что.40иен с выходной шиной и с первыми входами каждого из п элементов И, второй вход каждого из которых соединен с соответствующей шиной кода коэффициента делени , выход - с первым входом соответствующего элемента ШШ, причем второй вход первого элемента ИЛИ соединен с выходом п-го триггера п-разр дного счетчика импульсов, выходы первого и последуюищх триггеров которого, кроме п-го, соединены с312989094вторыми входами соответственно второ- дннены с D-входами соответствующих го и последующик двухвходовых элемен- триггеров п раэр дного счетчика импульсов , R-вход первого триггера которого соединен с шиной сброса.тов RHH., выходы которых непосредственно , а первого через инвертор, соее-,Фиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853946634A SU1298909A1 (ru) | 1985-07-01 | 1985-07-01 | Делитель частоты с переменным коэффициентом делени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853946634A SU1298909A1 (ru) | 1985-07-01 | 1985-07-01 | Делитель частоты с переменным коэффициентом делени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1298909A1 true SU1298909A1 (ru) | 1987-03-23 |
Family
ID=21195025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853946634A SU1298909A1 (ru) | 1985-07-01 | 1985-07-01 | Делитель частоты с переменным коэффициентом делени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1298909A1 (ru) |
-
1985
- 1985-07-01 SU SU853946634A patent/SU1298909A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1156252, кл. Н 03 К 23/66, 10.10.83i Авторское свидетельство СССР № 953734, кл. Н 03 К 23/66,08.12.80, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1298909A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU765970A1 (ru) | Четырехтактный распределитель импульсов дл управлени шаговым двигателем | |
SU665303A1 (ru) | Устройство дл перебора сочетаний | |
SU1522396A1 (ru) | Управл емый делитель частоты | |
SU1256176A1 (ru) | Фазовый синхронизатор | |
SU1651374A1 (ru) | Синхронный делитель частоты | |
SU743179A1 (ru) | Формирователь многофазных напр жений | |
SU1660144A1 (ru) | Генератор последовательности случайных временных интервалов | |
SU855531A1 (ru) | Цифровой фазовращатель | |
SU1522411A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU612414A1 (ru) | Делитель частоты | |
SU1322469A1 (ru) | Синхронный делитель частоты | |
SU1050106A1 (ru) | Устройство тактовой синхронизации и выделени пачки импульсов | |
SU1377859A1 (ru) | Сигнатурный анализатор | |
SU1078627A1 (ru) | Кольцевой счетчик | |
SU606210A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU951711A1 (ru) | Цифровой делитель частоты следовани импульсов | |
SU754657A1 (ru) | Устройство для пересчета на два 1 | |
JPH0116129Y2 (ru) | ||
SU452827A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1714802A1 (ru) | Распределитель | |
SU1172004A1 (ru) | Управл емый делитель частоты | |
SU563725A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU752814A1 (ru) | Многодекадное пересчетное устройство с управл емым коэффициентом пересчета | |
SU748870A1 (ru) | Дешифратор |