SU1298732A1 - Information input device - Google Patents
Information input device Download PDFInfo
- Publication number
- SU1298732A1 SU1298732A1 SU853978008A SU3978008A SU1298732A1 SU 1298732 A1 SU1298732 A1 SU 1298732A1 SU 853978008 A SU853978008 A SU 853978008A SU 3978008 A SU3978008 A SU 3978008A SU 1298732 A1 SU1298732 A1 SU 1298732A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- counter
- output
- outputs
- switch
- Prior art date
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах ввода информации с клавиатуры. Целью изобретени вл етс повышение надежности устройства. Устройство содержит матрицу 1 коммутационных элементов, коммутатор 4, элемент И, элемент 34 держ- ки 5, первый и второй триггеры 6, 8, первый и второй счетчика 3, 9, дешифратор 2. За счет синхронизации работы устройства со стороны ЭВМ исключаетс возможность многократного ввода информации. 1 ил. ю со 00 vl 00 ГчЭThe invention relates to automation and computing and can be used in keyboard input devices. The aim of the invention is to increase the reliability of the device. The device contains a matrix of 1 switching elements, a switch 4, an element And, an element 34 of the holder 5, the first and second triggers 6, 8, the first and second counters 3, 9, a decoder 2. Due to the synchronization of the device from the computer side, the possibility of multiple input information. 1 il. yu with 00 vl 00 GhE
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах дл ввода информации с клавиатуры.The invention relates to automation and computing and can be used in devices for entering information from the keyboard.
Целью изобретени вл етс повыше- ние надежности устройства.The aim of the invention is to increase the reliability of the device.
На чертеже представлена структурна схема устройства.The drawing shows a block diagram of the device.
Устройство содержит матрицу 1 коммутационных элементов, дешифратор 2, первый счетчик 3, коммутатор 4, элемент 5 задержки, первый триггер 6, элемен.т И 7, второй триггер 8, второй счетчик 9, вход 10 и выход 11 синхронизации устройства.The device contains a matrix of 1 switching elements, a decoder 2, the first counter 3, the switch 4, the delay element 5, the first trigger 6, the element t 7, the second trigger 8, the second counter 9, the input 10 and the output 11 of the device synchronization.
Устройство работает следующим образом .The device works as follows.
На вход 10 устройства подаютс тактовые импульсы низкого уровн из ЭВМ. Эти импульсы поступают на вход счетчика 3 и привод т к последовательной смене состо ний выходов последнего , обеспечива опрос матрицы 1 коммутационных элементов. При разомкнутых коммутационных элементах на выхо да коммутатора 4 присутствует уровень логического нул , который подаетс на вход сброса счетчика 9, разреша его работу, на вход элемента И 7 и через элемент 5 задержки на вход сброса триггера 6. Содержимое счетчика 9 при поступлении на его счетньй вход импульсов с выхода переноса счетчика 3 наращиваетс и, при достижении числа К (коэффициента пересчета второго счетчика 9) на его выходе вырабатываетс сигнал, поступающий на вход установки триггера 6, перевод его в единичное состо ние.At the input 10 of the device, low level clock pulses from the computer are supplied. These pulses are fed to the input of the counter 3 and lead to a successive change in the states of the outputs of the latter, ensuring interrogation of the matrix 1 of the switching elements. When the switching elements are open, at the output of the switch 4 there is a logical zero level, which is fed to the reset input of the counter 9, allowing its operation, to the input of the And 7 element and through the delaying element 5 to the reset input of the trigger 6. The contents of the counter 9 when entering its count the input of the pulses from the transfer output of the counter 3 is increased and, when the number K (the conversion factor of the second counter 9) is reached, the output at its output is a signal arriving at the input of the trigger 6, converting it to a single state.
По заднему (положительному) фронту каждого тактового импульса происходит запись в триггер 8 логического нул , что соответствует отсутствию сигнала Клавиша нажата.On the back (positive) front of each clock pulse, the logical zero is triggered to trigger 8, which corresponds to the absence of a signal. The key is pressed.
Устройство дл ввода информации, содержащее матрицу коммутационных элементов, коммутатор, дешифратор, первьй счетчик, первый и второй триггеры , элемент задержки, элемент И, выходы матрицы коммутационных элементов соединены с информационными входами коммутатора, выход которого через элемент задержки соединен с входом сброса первого триггера, выходыA device for entering information containing a matrix of switching elements, a switch, a decoder, a first counter, first and second triggers, a delay element, an And element, outputs of a matrix of switching elements are connected to information inputs of the switch, the output of which is connected to the reset input of the first trigger through the delay element, exits
В момент замыканий коммутационного 45 первой группы первого счетчика соеди- злемента, когда состо ние первого иены с адресными входами коммутатора, счетчика 3 определ ет замыкаемьй ком- а выходы второй группы - с входами мутационный элемент,j сери импульсов дешифратора, выходы которого соедине- с выхода коммутатора 4 поступает наAt the time of the closure of the switching 45 of the first group of the first counter of the connector, when the state of the first yen with the address inputs of the switch, counter 3 determines the closure of the outputs of the second group - with the inputs a mutation element, j series of decoder pulses, the outputs of which are switch output 4 enters
5050
вход сброса счетчика 9 и сбрасывает его, что гарантирует отсутствие сигнала на входе установки триггера 6. Эти же импульсы поступают на вход элемента 5 задержки и на вход элемента И 7. Поскольку триггер 6 находит- 55 на, в него введен второй счетчик, с в единичном состо нии, импульсы счетный вход которого соединен с вы- проход т через элемент И 7 и устанавливают триггер 8 в единичное состо иы с входами матрицы коммутационных элементов, выходы первой и второй групп первого счетчика вл ютс информационными выходами устройства, о т-. личаюш;еес тем, что, с целью повышени надежности устройстходом первого счетчика, счетный вход которого и вход синхронизации второгоthe reset input of the counter 9 and resets it, which guarantees the absence of a signal at the input of the trigger setup 6. These same pulses enter the input of the delay element 5 and the input of the element 7. Since the trigger 6 is 55, a second counter is entered into it, unit state, the pulses of the counting input of which is connected to the output through the element AND 7 and establish the trigger 8 in one state with the inputs of the matrix of the switching elements, the outputs of the first and second groups of the first counter are information outputs of the device, o T-. in order to improve the reliability of the device of the first counter, the counting input of which and the synchronization input of the second
j j
О ABOUT
2525
30thirty
3535
4040
иие, что соответствует сигналу Клавиша нажата.This corresponds to the signal. Key is pressed.
ЭВМ считывает информацию с информационных вькодов устройства во врем действи низкого уровн тактового сигнала на входе 10. По положительному перепаду тактового импульса триггер 8 устанавливаетс в нулевое состо ние , снима сигнал Клавиша нажата . Пока клавиша нажата, на выходе коммутатора 4 будет по вл тьс сигнал , подтвер7кдающий сброс триггера 6 и счетчика 9.The computer reads information from the informational codes of the device during the low level of the clock signal at input 10. By a positive differential clock pulse, trigger 8 is set to the zero state, and the signal is removed. The key is pressed. As long as the key is pressed, a signal will appear at the output of switch 4, confirming the reset of trigger 6 and counter 9.
При отжатии клавиши и после того, как счетчик 9 досчитает до числа К, схема возвратитс в первоначальное состо ние. Коэффициент пересчета К счетчика 9 выбираетс таким, чтобы его врем наращивани от нулевого состо ни до числа К было больше времени дребезга, возникающего при отжатии клавиши.When the key is released and after the counter 9 counts to the number K, the circuit will return to the initial state. The recalculation factor K of counter 9 is chosen such that its build-up time from the zero state to the K number is greater than the bounce time that occurs when the key is released.
Длительность задержки элемента 5 задержки выбираетс не меньше суммарного времени прохождени сигнала с выхода коммутатора 4 через элемент И 7 и времени срабатывани триггера 8.The delay time of the delay element 5 is chosen not less than the total time of passage of the signal from the output of the switch 4 through the element 7 and the response time of the trigger 8.
Первый счетчик 3 срабатывает по положительным перепадам тактовых импульсов , поступающих на вход 10 устройства .The first counter 3 is triggered by the positive differences in clock pulses received at the input 10 of the device.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853978008A SU1298732A1 (en) | 1985-08-21 | 1985-08-21 | Information input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853978008A SU1298732A1 (en) | 1985-08-21 | 1985-08-21 | Information input device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1298732A1 true SU1298732A1 (en) | 1987-03-23 |
Family
ID=21205800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853978008A SU1298732A1 (en) | 1985-08-21 | 1985-08-21 | Information input device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1298732A1 (en) |
-
1985
- 1985-08-21 SU SU853978008A patent/SU1298732A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 729584, кл. G 06 F 3/02, 1978. Авторское свидетельство СССР № 982613, кл. G 06 F 3/02, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1298732A1 (en) | Information input device | |
SU1485224A1 (en) | Data input unit | |
SU1378052A1 (en) | Device for checking counter operability | |
SU717756A1 (en) | Extremum number determining device | |
SU921094A1 (en) | Decimal counter | |
SU1725388A1 (en) | Binary counting device with check | |
SU1290506A1 (en) | Device for checking pulse sequence | |
SU1361649A1 (en) | Commutation device | |
SU1001483A1 (en) | Reversible pulse counter | |
SU919090A1 (en) | Device for monitoring operation of counter with potential output | |
SU1647567A1 (en) | Device for data entry checking | |
SU1019614A1 (en) | Pulse-width selector | |
SU966913A1 (en) | Checking device | |
SU1223222A1 (en) | Device for sorting numbers | |
SU653747A2 (en) | Binary counter | |
SU444177A1 (en) | Device for recording random pulses | |
SU1203502A1 (en) | Information input device | |
SU1208548A1 (en) | Information input device | |
SU530466A1 (en) | Pulse counting counter | |
SU1656517A1 (en) | Data input device | |
SU1264206A1 (en) | Switching device for multichannel check and control systems | |
SU447850A1 (en) | Pulse counter | |
SU1070556A1 (en) | Device for checking pulse sequence | |
SU1499490A1 (en) | Pulse repetition rate divider with variable pulse duration | |
SU839060A1 (en) | Redundancy logic device |