SU444177A1 - Device for recording random pulses - Google Patents
Device for recording random pulsesInfo
- Publication number
- SU444177A1 SU444177A1 SU1867583A SU1867583A SU444177A1 SU 444177 A1 SU444177 A1 SU 444177A1 SU 1867583 A SU1867583 A SU 1867583A SU 1867583 A SU1867583 A SU 1867583A SU 444177 A1 SU444177 A1 SU 444177A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- circuit
- pulses
- trigger
- delay
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ СЛУЧАЙНЫХ ИМПУЛЬСОВ(54) DEVICE FOR REGISTRATION OF RANDOM PULSES
I Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в системах регистрации случайно поступающих сигналов дл вывода информации из регистрирующихI The invention relates to the field of automation and computer technology and can be used in systems for recording randomly arriving signals for outputting information from recording
счетчиков в блоки запоминани , например, в системах регистрации сбоев при испытани х на надежность электронных схем, в анализаторах дерных частиц.counters in memory units, for example, in systems for registering failures in tests for reliability of electronic circuits, in analyzers of nuclear particles.
Известны устройства дл регистрации случайных импульсов, содержащие счетчик со схемой передачи информации и схемыThere are known devices for registering random pulses, which contain a counter with information transfer circuit and circuit.
.дл разделени импульсов опроса и входных импульсов.for separating the polling pulses from the input pulses.
Чтобы исключить потери подсчитывае- мых импульсов в момент поступлени импульсов опроса, в исзвестных устройствах временной интервал между задним .. фронтом одновибратора, выполн ющего : функцию задержки на врем импульсов опроса , и очередным входным импульсом должен быть не мейьше минимально допустимого периода поступлени входных им-To eliminate losses of counted pulses at the time of arrival of the polling pulses, in known devices the time interval between the rear front of the one-vibrator, which performs: the function of delay for the time of the polling pulses, and the next input pulse must be no less than the minimum admissible period of arrival of input pulses
. пульсов, что приводит к снижению быстродействи работы устройства.. pulses, which leads to a decrease in the speed of the device.
Целью изобретени вл етс повышени быстродействи устройства регистрации случайных импульсов.The aim of the invention is to improve the speed of the random pulse recorder.
Это достигаетс тем, что в устройство введены триггеры, схемы задержки, схемы ИЛИ, схема ЗАПРЕТ и вентили, причем регистрирующий вход устройства через последовательно соединенные первую и вторую схемы задержки соединен со входом схемы ЗАПРЕТ, точка соединени схем задержки подключена к счетному входу счетчика, вход и выходы первой схемы задержки через первую схему ИЛИ соединены с единичным входом первого триггера и запрещающим входом схемы ЗАПРЕТ, выход которой подключен к нулевому входу первого триггера и импульсному входу первого вентил , потенциальный вход которого соединен с единичным выходом второго триггера, единичный вход второго триггера и импульсный вход второго вентил , потенциальный вход которого соединен с нулевым выходом первого триггера, подключены к управл ющему входу устройства, выходы вентилей I соединены с соответствующими входами второй схемы ИЛИ, выход которой подклю чен к управл ющим входам схемы передачи информации и счетчика, ко входу треть ей схемы задержки, выход которой соединей с нулевым входом второго триггера. Благодар этому обеспечиваетс задерж ка не входных импульсов, а импульсов опроса, в результате чего импульсы могут следовать с любой частотой, ограниченной лишь быстродействием самого счетчика и не завис щей от времени вывода информации из счетчика. На чертеже представлена схема предла I гаемого устройства. Устройство дл регистрации случайных импульсов содержит счетчик 1, схему передачи информации 2, запоминающий блок схему задержки 4, регистрирующий вход 5 устройства, схему ИЛИ 6, триггер 7, схему ЗАПРЕТ 8, схему задержки 9, вентиль 10, схему ИЛИ 11, вентиль 12, управл ющий вход 13 устройства, триггер 1 . bxeivfy задержки 15. Устройство работает следующим обра- зом. Регистрируемые импульсы поступают на регистрирующий вход 5 устройств, откуда через схегч-гу задержки 4 подаютс в счетчик 1, который накапливает информацию с частотой- поступлени входных импульсов . Периодически по сигналу, подава емому на управл ющий вход 13 устройств содержимое счетчика через схему передачи информации 2 переводитс в запоминающий блок 3, при этом счетчик сбрасываетс в начальное нулевое состо ние. Пропуски регистрируемых импульсов возможны в том случае, если эти импульсы поступают на вход счетчика в моменты вывода из него информацнк. Дл исключени подобных ощибок управл ющий сигнал вывода информации задерживаетс до тех по пока промежуток времени между двум со I седними импульсами или группами импульсов не будет достаточным дл проведени всех операций по выводу информа ции из счетчика. Длительность задержки задаетс параметрами схемы задержки 4. Пусть на вхо 13 устройства прищел сигнал управлени выводом информации. Этот сигнал переводит триггер 14 в единичное состо ние и через вентиль 12 провер ет состо ние триггера 7, Если одновременно с сигналом входа 13 или раньще его на врем в один или. несколько тактов па ёкор, 5 поступит хоI т цбы один регистрируемый импульс, то он через схему ИЛИ 6 в каждом из переводит триггер 7 в состо ние I, запреща возможное возвращение триггера в состо ние О при помощи схемы ЗАПРЕТ 8. В результате информаци не ыво дитс из счетчика до тех пор, пока последний импульс, выщедший из схемы задержки 4, не .пройдет через последовательное соединение схемы задержки 9, открытой схемы ЗАПРЕТ 8, открытого вентил 10 и схем ИЛИ 11 к управл ющему входу схемы передачи информации 2. Если при поступлении сигнала на вход 13 промежуток времени, соответствующий отсутствию регистрируемых импульсов, достаточен дл вывода информации, то триггер 7 находитс в состо нии О, что позвол ет управл ющему сигналу через открытый вентиль 12 осуществить перевод содержимого счетчика 1 в запоминающий блок 3 без каких-либо задержек. По -окончании вывода информации управл ющий сигнал, пройд схему задержки 15, возвращает триггер 14 в начальное состо ние . Устройство готово к новому циклу работы . Предмет изоб р.е тени Устройство дл регистрации случайных импульсов, содержащее счетчик, выход которого через схему передачи информации соединен со входом запоминающего блока, отличающеес тем, что, с целью повышени быстродействи , в него введены триггеры, схемы задержки, схемы ИЛИ, схема ЗАПРЕТ и вентили, причем регистрирующий вход устройства через последовательно соединенные первую и вторую схемы задержки соединен со входом схемы ЗАПРЕТ, точка соединени схем задержки подключена к счетному входу счетчика , вход и выходы первой схемы задержки через первую схему ИЛИ соединены с единичным входом первого триггера и запрещающим входом схемы ЗАПРЕТ, выход которой подключен к нулевому входу пер- i вого триггера и импульсному входу первого вентил , потенциальный вход которого соединен с единичным выходом второго триггера, единичный вход второго триггера и импульсный вход второго вентил , потенциальный вход которого соединен с нулевым выходом первого триггера, подключ&ны к управл ющему входу устройства, выходы вентилей соединены с соответствующими входами второй схемы ИЛИ, выход которой подключен к управл ющим входам схемы передачи информации и счетчика, ко входу третьей схёмкГзадержки, выход которой соединен с нулевым входом второго триггера.This is achieved by introducing triggers, delay circuits, OR circuits, BAN circuit and valves, the recording input of the device through the first and second delay circuits connected in series to the input of the BAN circuit, the connection point of the delay circuits connected to the counter input of the counter, and the outputs of the first delay circuit through the first OR circuit are connected to the single input of the first trigger and the prohibiting input of the PROHIBITION circuit, the output of which is connected to the zero input of the first trigger and the pulse input of the first wave the ethyl, the potential input of which is connected to the single output of the second trigger, the single input of the second trigger and the pulse input of the second valve, the potential input of which is connected to the zero output of the first trigger, are connected to the control input of the device, the outputs of the valves I are connected to the corresponding inputs of the second OR circuit, the output of which is connected to the control inputs of the information transfer circuit and the counter, to the input of the third delay circuit, the output of which is connected to the zero input of the second trigger. Due to this, a delay of not interrogation pulses but of interrogation pulses is provided, as a result of which the pulses can follow with any frequency limited only by the speed of the counter itself and the output of information from the counter that does not depend on the time. The drawing shows the scheme of the proposed device. A device for registering random pulses contains a counter 1, a circuit for transmitting information 2, a memory block delay circuit 4, a registering input 5 of the device, an OR circuit 6, a trigger 7, a BAN 8 circuit, a delay circuit 9, a valve 10, an OR circuit 11, a valve 12, device control input 13, trigger 1. bxeivfy delay 15. The device works as follows. The recorded pulses are fed to the registering input 5 of the devices, from where, via the delay 4, they are fed to counter 1, which accumulates information at the frequency of the input pulses. Periodically, according to the signal supplied to the control input 13 of the devices, the contents of the counter are transferred to the storage unit 3 via the transmission circuit 2, and the counter is reset to the initial zero state. The omissions of the recorded pulses are possible if these pulses arrive at the input of the counter at the moments of the output of the information from it. To eliminate such errors, the control information output signal is delayed until such time as the time interval between the two with the first pulses or groups of pulses is sufficient for all operations on the output of information from the counter. The delay duration is defined by the parameters of the delay circuit 4. Suppose that the output control signal is jammed at the device input 13. This signal translates trigger 14 into a single state and, through valve 12, checks the status of trigger 7, if simultaneously with the input signal 13 or earlier than it by one or more time. several tacts on the yokor, 5 will receive one recorded pulse, then it switches the trigger 7 to the state I through the scheme OR 6 in each of the, prohibiting the possible return of the trigger to the state O using the BANNER scheme 8. As a result, there is no From the counter until the last pulse, extracted from the delay 4, passes through the serial connection of the delay 9, the open BAN 8, the open valve 10 and the OR 11 to the control input of the information transfer circuit 2. If input signal 13, the time period corresponding to the absence of recorded pulses is sufficient for outputting information, then the trigger 7 is in the O state, which allows the control signal through the open valve 12 to transfer the contents of the counter 1 to the storage unit 3 without any delay. At the end of the output of the control signal, having passed the delay circuit 15, the trigger 14 returns to the initial state. The device is ready for a new work cycle. Shadow Image Object A device for registering random pulses, containing a counter, the output of which is connected to the input of a storage unit through an information transfer circuit, characterized in that, in order to improve speed, triggers are introduced into it, delay circuits, OR circuits, BAN circuit and gates, the registering input of the device through the first and second delay circuits connected in series are connected to the input of the BANCH circuit, the connection point of the delay circuits is connected to the counting input of the counter, the input and outputs of the first c The delays are connected through the first OR circuit to the single input of the first trigger and the prohibiting input of the BREED scheme whose output is connected to the zero input of the first i trigger and the pulse input of the first valve, the potential input of which is connected to the single output of the second trigger, the single input of the second trigger and the pulse input of the second valve, the potential input of which is connected to the zero output of the first trigger, is connected & ny to the control input of the device, the valve outputs are connected to the corresponding inputs of the second of the OR circuit, the output of which is connected to the control inputs of the information transfer circuit and the counter, to the input of the third circuit of the delay, the output of which is connected to the zero input of the second flip-flop.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1867583A SU444177A1 (en) | 1973-01-08 | 1973-01-08 | Device for recording random pulses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1867583A SU444177A1 (en) | 1973-01-08 | 1973-01-08 | Device for recording random pulses |
Publications (1)
Publication Number | Publication Date |
---|---|
SU444177A1 true SU444177A1 (en) | 1974-09-25 |
Family
ID=20538015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1867583A SU444177A1 (en) | 1973-01-08 | 1973-01-08 | Device for recording random pulses |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU444177A1 (en) |
-
1973
- 1973-01-08 SU SU1867583A patent/SU444177A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4160154A (en) | High speed multiple event timer | |
US3395353A (en) | Pulse width discriminator | |
SU444177A1 (en) | Device for recording random pulses | |
US3056108A (en) | Error check circuit | |
RU2013804C1 (en) | Multichannel priority device | |
RU2006926C1 (en) | Device for analog data input in digital computer | |
SU1434421A1 (en) | Information input device | |
SU1513440A1 (en) | Tunable logic device | |
SU640284A1 (en) | Command information receiving device | |
SU402154A1 (en) | USSR Academy of Sciences | |
SU1485224A1 (en) | Data input unit | |
SU1176360A1 (en) | Device for transmission and reception of information | |
SU447711A1 (en) | Device for decoding a pulse code | |
SU1223222A1 (en) | Device for sorting numbers | |
RU1798901C (en) | Single-pulse frequency multiplier | |
RU2010313C1 (en) | Device for detecting fault signals | |
SU1621059A1 (en) | Device for processing images of objects | |
SU1150760A1 (en) | Device for counting number of pulses | |
SU1612269A1 (en) | Apparatus for recording information from coordinate chamber | |
SU1667100A1 (en) | Device for queueing system simulation | |
SU866747A1 (en) | Device sensing -out of counter readings | |
SU1156053A1 (en) | Device for reading information from two-position transducers | |
SU1193672A1 (en) | Unit-counting square-law function generator | |
SU1472908A1 (en) | Pulse distributor checkout unit | |
SU799120A1 (en) | Pulse shaping and delaying device |