SU1272496A1 - Формирователь импульса по включению напр жени питани - Google Patents
Формирователь импульса по включению напр жени питани Download PDFInfo
- Publication number
- SU1272496A1 SU1272496A1 SU853919439A SU3919439A SU1272496A1 SU 1272496 A1 SU1272496 A1 SU 1272496A1 SU 853919439 A SU853919439 A SU 853919439A SU 3919439 A SU3919439 A SU 3919439A SU 1272496 A1 SU1272496 A1 SU 1272496A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- bus
- output
- drain
- threshold
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к импульсной технике и может использоватьс в цифровых и аналоговых интегральных схемах на МДП-транзисторах (МДП-Т) дл начального запуска или установки элементов и узлов вычислительных устройств. Целью изобретени вл етс повышение надежности и устойчивости формировани запускающих импульсов в заданном диапазоне напр жени подключаемого источника питани , независимо от скорости его нарастани . Формирователь содержит МДП-Т с провод щим 1 и индуцированным 2 каналами, конденсатор 3, выполненный на МДП-Т с провод щим каналом, инвертирующий каскад 4, состо щий из нагрузочного 5 и переключающего 6 МДП-Т, вход 9 и выход 10, шины: выходную 11, питани 12 и общую 13 вход 14 и выход 15 порогового элемента . Поставленна цель достигаетс за счет введени порогового элемента , состо щего из цепочки последовательно включенных ЩЦ1-Т 7-8, затКЛ вор и сток каждого из которых объединены , обеспечивающего установку порога срабатывани формировател на заданном уровне. 1 ил.
Description
Изобретение относится к области i импульсной техники и может быть использовано в цифровых и аналоговых интегральных схемах на МДП-транзисторах для начального запуска или 5 установки элементов и узлов вычислительных устройств.
Целью изобретения является повышение надежности и устойчивости формирования запускающего импульса в за- Ю заданном диапазоне напряжения включения.
На чертеже показана принципиальная схема устройства.
Устройство содержит МДП-транзис- 15 торы с проводящим I и индуцированным 2 каналами, конденсатор 3, выполненный, например, в виде МДП-транзистора с проводящим каналом, инвертирующий каскад 4, состоящий из последовательно включенных нагрузочного 5 и переключающего 6 МДП-транзисторрв, пороговый элемент, состоящий из цепочки последовательно включенных МДП-транзисторов 7-8, затвор и сток каждого из которых объединены.
Инвертирующий каскад 4, вход 9 и выход 10 которого соединены соответственно со стоком ВДП-транзистора с индуцированным каналом 2 и выходной шиной И устройства, включен между шиной. 12 питания и общей шиной 13, к которой подключены исток транзистора с индуцированным каналом 2 и исток и затвор транзистора с проводящим каналом 1, сток которо( го соединен с затвором транзистора с индуцированным каналом.
Сток первого 7 и исток последнего 8 из цепочки МДП-транзисторов порогового элемента являются соответственно входом 14 и выходом 15 порогового элемента, которые подключены к шине 12 питания и общей шине 13 устройства.
Конденсатор 3 включен между шиной питания и входом инвертирующего каскада 4, причем объединенные сток и исток МДП-транзистора с проводящим каналом, являющиеся одной из обкладок конденсатора, подключены к шине питания, а электрод затвора того же транзистора является второй обкладкой конденсатора 3.
Формирователь работает следующим образом.
В исходный момент времени напряжение питания на шине 12 начинает повышаться От нуля к номинальному значению. Это напряжение передается на вход 9 инвертирующего каскада 4 и при достижении величины, равной пороговому напряжению транзистора 6, последний открывается и обеспечивает низкое значение потенциала на выходе 10 инвертирующего каскада 4 и выходной шине 11 устройства.
При дальнейшем повышении напряжения на шине 12 питания происходит отпирание порогового элемента и на его выходе 15 начинает повышаться напряжение, которое достигает величины, равной пороговому напряжению транзистора 2, который затем отпирается, и на его стоке и, следовательно,, входе 9 инвертирующего каскада 4 потенциал быстро падает. Далее транзистор 6 инвертирующего каскада закрывается и на его выходе 10 током через транзистор 5 формируется положительный фронт выходного сигнала.
Таким образом, формирование сигнала на выходной шине 11 устройства происходит при определенной величине напряжения на шине 12 питания, которое связано с порогом срабатывания порогового элемента и не зависит от величины фронта нарастания напряжения на шине питания. Порог включения порогового элемента равен сумме пороговых напряжений цепочки последовательно соединенных транзисто35 ров 7 и 8. Он регулируется подбором числа транзисторов в цепочке.
В результате устройство формирует запускающий сигнал только тогда, когда напряжение питания уже достиг40 ло определенной величины от номинального значения, при которой уже воз-, можна нормальная работа других уз-, лов, питание которых осуществляется от того же источника питания, напри45 меР интегральной схемы. Этим повивается надежность формирования импульса в заданном диапазоне напряжений.
Claims (1)
- Изобретение относитс к области импульсной техники и .может быть использовано в цифровых и аналоговых интегральных схемах на 1ОДП-транзисторах дл начального запуска или установки элементов и узлов вычислительных устройств. .Целью изобретени вл етс повышение надежности и устойчивости фор мировани запускающего импульса в з заданном диапазоне напр жени включени . На чертеже показана принципиальна схема устройства. Устройство содержит МДП-транзисторы с провод щим I и индуцированным 2 каналами, конденсатор 3, выполненный , например, в виде МДП-тра зистора с провод щим каналом, инвер тирующий каскад 4, состо щий из последовательно включенных нагрузочно го 5 и переключающего 6 МДП-транзис торов, пороговый элемент, состо щий из цепочки последовательно включенных МДП-транзисторов 7-8, затвор и сток каждого из которых объединены. Инвертирующий каскад 4, вход 9 и выход 10 которого соединены соответственно со стоком ВДП-транзистора с индуцированным каналом 2 и вы ходной шиной 11 устройства, включен между шиной. 12 питани и общей шиной 13, к которой подключены исток транзистора с индуцированным каналом 2 и исток и затвор транзистора провод щим каналом 1, сток которо , го соединен с затвором транзистора индуцированным каналом. . Сток первого 7 и исток последнего 8 из цепочки МДП-транзисторов порогового элемента вл ютс соответственно входом 14 и выходом 15 порогового элемента, которые подклю чены к ашне 12 питани и общей шине 13 устройства. Конденсатор 3 включен между шиис питани и входом инвертирунщего кас када 4, причем объединенные сток и исток МДП-транзистора с провод щим каналом, вл ющиес одной из обкладок конденсатора, подключены к шине питани , а электрод затвора того же .транзистора вл етс второй обкладкой конденсатора 3. Формирователь работает следукж5им образом. В исходный момент времени напр жение питани на шине 12 начинает повышатьс от нул к номинальному значению. Это напр жение передаетс на вход 9 1швертирующего каскада 4 и при достижении величины, равной пороговому напр жению транзистора 6, последний открываетс и обеспечивает низкое значение потенциала на выходе 10 инвертирующего каскада 4 и выходной шине 1I устройства. При дальнейшем повышении напр жени на шине 12 питани происходит отпирание порогового элемента и на его выходе 15 начинает повышатьс напр жение , которое достигает величииы, равной пороговому напр жению транзистора 2, который затем отпираетс , и на его стоке и, сттедовательно,. входе 9 инвертирующего каскада 4 потенциал быстро падает. Далее транзистор 6 инвертирующего каскада закрываетс и на его вькоде 10 током через транзистор 5 формируетс положительный фронт выходного сигнала. Таким образом, формирование сигнала на выходной шине I устройства происходит при определенной величине напр жени на шине 12 питани , которое св зано с порогом срабатывани порогового элемента и не зависит от величины фронта нарастани напр жени на шине питани . Порог включени порогового элемента равен сумме пороговых напр жений цепочки последовательно соединенных транэисторов 7 и 8. Он регулируетс подбором числа транзисторов в цепочке. В результате устройство формирует запускакнций сигнал только тогда, когда напр жение питани уже достигло определенной величины от номинального значени , при которой уже воз-, можна нормальна работа других уз-:, лов, питание которых осуществл етс от того же источника питани , например интегральной схемы. Этим повьшаетс надежность формировани импульса в заданном диапазоне напр жений. Формула изобретени формирователь импульса по вклк)чению напр жени питани , содержащий ЩЩ-траизисторы с прО1вод щим и индуцироваиньв4 каналами, конденсатор и инвертирухнций каскад, включенный между шиной питани и общей шиной, выход и вход которого подключены соответственно к выходной шине устройства и стоку МДП-транзистора с иидуцированным каналом, исток которого соединен с общей шиной., затвор и исток МДП-транзистора с провод щим каналом объединены, отличающийс тем, что, с целью повышени надежности формировани импульса в заданном диапазоне напр жени включени , в него введен поро говьш элемент, .состо щий из цепочки последовательно соединенных МДПтранзисторов , затвор и сток каждого из которых объединены, сток перв 6 го и исток последнего МДП-транзисторов порогового элемента-ЯВЛЯЮТСЯ соответственно входом и выходом порогового элемента, которые соединены t соответственно с шиной питани и стоком МДП-транзистора с провод щим каналом,- исток которого подключен к общей шине, затвор МДП-транзистора с индуцированным каналом сток которого через конденсатор соединен с шиной питани , подключен к выходу порогового элемента.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853919439A SU1272496A1 (ru) | 1985-05-23 | 1985-05-23 | Формирователь импульса по включению напр жени питани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853919439A SU1272496A1 (ru) | 1985-05-23 | 1985-05-23 | Формирователь импульса по включению напр жени питани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1272496A1 true SU1272496A1 (ru) | 1986-11-23 |
Family
ID=21185747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853919439A SU1272496A1 (ru) | 1985-05-23 | 1985-05-23 | Формирователь импульса по включению напр жени питани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1272496A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4948995A (en) * | 1987-11-06 | 1990-08-14 | Nec Corporation | Disenabling circuit for power-on event |
-
1985
- 1985-05-23 SU SU853919439A patent/SU1272496A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4210829, кл. Н 03 К 17/60, 02.10.78. Европейский патент ЕР № 0035345, кл. Н 03 К 17/22, G. 06 F 1/00, 09.09.81. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4948995A (en) * | 1987-11-06 | 1990-08-14 | Nec Corporation | Disenabling circuit for power-on event |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4459498A (en) | Switch with series-connected MOS-FETs | |
US3824447A (en) | Booster circuit | |
US4874971A (en) | Edge-sensitive dynamic switch | |
US3988617A (en) | Field effect transistor bias circuit | |
KR870009548A (ko) | 전압수준 감지 전력복귀(power-up reset)회로 | |
EP0463854B1 (en) | Clocked driver circuit | |
KR930018851A (ko) | 오토·크리어 회로 | |
EP0372087B1 (en) | Driver circuit | |
KR910008941B1 (ko) | 입력신호 변화를 검출하는 회로를 지닌 반도체 집적회로 | |
EP0639005A1 (en) | Fast turn-off circuit for solid-state relays or the like | |
EP0176211A1 (en) | CMOS Schmitt trigger | |
US4129792A (en) | Driver buffer circuit using delay inverters | |
GB1330679A (en) | Tri-level voltage generator circuit | |
US7068486B2 (en) | Half-bridge circuit and method for driving the half-bridge circuit | |
JPH05102402A (ja) | 半導体装置 | |
EP0069444A2 (en) | Trigger pulse generator | |
SU1272496A1 (ru) | Формирователь импульса по включению напр жени питани | |
US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
KR100255895B1 (ko) | 반도체 장치 | |
US5250853A (en) | Circuit configuration for generating a rest signal | |
EP0468210A2 (en) | Circuit for driving a floating circuit in response to a digital signal | |
SU1309278A1 (ru) | Формирователь импульсов | |
KR940005873Y1 (ko) | 슬루레이트 조절 트라이 스테이트 출력버퍼 | |
SU573884A1 (ru) | Логический элемент "не" | |
JPH0351334B2 (ru) |