SU1272496A1 - Pulse generator operating on switching supply voltage - Google Patents
Pulse generator operating on switching supply voltage Download PDFInfo
- Publication number
- SU1272496A1 SU1272496A1 SU853919439A SU3919439A SU1272496A1 SU 1272496 A1 SU1272496 A1 SU 1272496A1 SU 853919439 A SU853919439 A SU 853919439A SU 3919439 A SU3919439 A SU 3919439A SU 1272496 A1 SU1272496 A1 SU 1272496A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- bus
- output
- drain
- threshold
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к импульсной технике и может использоватьс в цифровых и аналоговых интегральных схемах на МДП-транзисторах (МДП-Т) дл начального запуска или установки элементов и узлов вычислительных устройств. Целью изобретени вл етс повышение надежности и устойчивости формировани запускающих импульсов в заданном диапазоне напр жени подключаемого источника питани , независимо от скорости его нарастани . Формирователь содержит МДП-Т с провод щим 1 и индуцированным 2 каналами, конденсатор 3, выполненный на МДП-Т с провод щим каналом, инвертирующий каскад 4, состо щий из нагрузочного 5 и переключающего 6 МДП-Т, вход 9 и выход 10, шины: выходную 11, питани 12 и общую 13 вход 14 и выход 15 порогового элемента . Поставленна цель достигаетс за счет введени порогового элемента , состо щего из цепочки последовательно включенных ЩЦ1-Т 7-8, затКЛ вор и сток каждого из которых объединены , обеспечивающего установку порога срабатывани формировател на заданном уровне. 1 ил.The invention relates to a pulse technique and can be used in digital and analog integrated circuits on MIS transistors (MDP-T) for the initial start-up or installation of elements and nodes of computing devices. The aim of the invention is to increase the reliability and stability of the formation of trigger pulses in a given voltage range of a connected power source, regardless of its rate of rise. The shaper contains MDP-T with conductive 1 and 2 induced channels, capacitor 3, made on MDP-T with conductive channel, inverting cascade 4, consisting of load 5 and switching 6 MDP-T, input 9 and output 10, buses : output 11, power 12, and total 13 input 14 and output 15 of the threshold element. The goal is achieved through the introduction of a threshold element consisting of a chain of series-connected SchTs1-T 7-8, a CLOSE thief and a drain of each of which are combined, ensuring that the threshold setting level is set at a predetermined level. 1 il.
Description
Изобретение относится к области i импульсной техники и может быть использовано в цифровых и аналоговых интегральных схемах на МДП-транзисторах для начального запуска или 5 установки элементов и узлов вычислительных устройств.The invention relates to the field of i pulse technology and can be used in digital and analog integrated circuits on MOS transistors for the initial start-up or 5 installation of elements and nodes of computing devices.
Целью изобретения является повышение надежности и устойчивости формирования запускающего импульса в за- Ю заданном диапазоне напряжения включения.The aim of the invention is to increase the reliability and stability of the formation of the triggering pulse in a predetermined range of the switching voltage.
На чертеже показана принципиальная схема устройства.The drawing shows a schematic diagram of a device.
Устройство содержит МДП-транзис- 15 торы с проводящим I и индуцированным 2 каналами, конденсатор 3, выполненный, например, в виде МДП-транзистора с проводящим каналом, инвертирующий каскад 4, состоящий из последовательно включенных нагрузочного 5 и переключающего 6 МДП-транзисторрв, пороговый элемент, состоящий из цепочки последовательно включенных МДП-транзисторов 7-8, затвор и сток каждого из которых объединены.The device contains MIS transistors 15 tori with a conductive I and induced 2 channels, a capacitor 3, made, for example, in the form of a MIS transistor with a conductive channel, an inverting cascade 4, consisting of a load 5 in series and a switching 6 MIS transistor, threshold an element consisting of a chain of series-connected MOS transistors 7-8, the gate and drain of each of which are combined.
Инвертирующий каскад 4, вход 9 и выход 10 которого соединены соответственно со стоком ВДП-транзистора с индуцированным каналом 2 и выходной шиной И устройства, включен между шиной. 12 питания и общей шиной 13, к которой подключены исток транзистора с индуцированным каналом 2 и исток и затвор транзистора с проводящим каналом 1, сток которо( го соединен с затвором транзистора с индуцированным каналом.The inverting stage 4, the input 9 and the output 10 of which are connected respectively to the drain of the VDP transistor with the induced channel 2 and the output bus AND of the device, is connected between the bus. Supply 12 and common bus 13 to which are connected the source of transistor 2 induced channel and a source and a gate of transistor 1 to the conducting channel, a drain of which (the first transistor is connected to the gate induced channel.
Сток первого 7 и исток последнего 8 из цепочки МДП-транзисторов порогового элемента являются соответственно входом 14 и выходом 15 порогового элемента, которые подключены к шине 12 питания и общей шине 13 устройства.The drain of the first 7 and the source of the last 8 from the MOS transistor chain of the threshold element are respectively the input 14 and the output 15 of the threshold element, which are connected to the power bus 12 and the device common bus 13.
Конденсатор 3 включен между шиной питания и входом инвертирующего каскада 4, причем объединенные сток и исток МДП-транзистора с проводящим каналом, являющиеся одной из обкладок конденсатора, подключены к шине питания, а электрод затвора того же транзистора является второй обкладкой конденсатора 3.A capacitor 3 is connected between the power bus and the input of the inverting stage 4, and the combined drain and source of the MOS transistor with a conducting channel, which is one of the capacitor plates, are connected to the power bus, and the gate electrode of the same transistor is the second capacitor plate 3.
Формирователь работает следующим образом.Shaper works as follows.
В исходный момент времени напряжение питания на шине 12 начинает повышаться От нуля к номинальному значению. Это напряжение передается на вход 9 инвертирующего каскада 4 и при достижении величины, равной пороговому напряжению транзистора 6, последний открывается и обеспечивает низкое значение потенциала на выходе 10 инвертирующего каскада 4 и выходной шине 11 устройства.At the initial moment of time, the supply voltage on the bus 12 begins to rise from zero to the nominal value. This voltage is transmitted to the input 9 of the inverting stage 4 and when reaching a value equal to the threshold voltage of the transistor 6, the latter opens and provides a low potential at the output 10 of the inverting stage 4 and the output bus 11 of the device.
При дальнейшем повышении напряжения на шине 12 питания происходит отпирание порогового элемента и на его выходе 15 начинает повышаться напряжение, которое достигает величины, равной пороговому напряжению транзистора 2, который затем отпирается, и на его стоке и, следовательно,, входе 9 инвертирующего каскада 4 потенциал быстро падает. Далее транзистор 6 инвертирующего каскада закрывается и на его выходе 10 током через транзистор 5 формируется положительный фронт выходного сигнала.With a further increase in voltage on the supply bus 12, the threshold element is unlocked and voltage 15 starts to increase at its output 15, which reaches a value equal to the threshold voltage of transistor 2, which is then unlocked, and, at its drain and, therefore, input 9 of the inverting stage 4, potential falls fast. Next, the transistor 6 of the inverting stage is closed and at its output 10, a positive edge of the output signal is formed by the current through the transistor 5.
Таким образом, формирование сигнала на выходной шине 11 устройства происходит при определенной величине напряжения на шине 12 питания, которое связано с порогом срабатывания порогового элемента и не зависит от величины фронта нарастания напряжения на шине питания. Порог включения порогового элемента равен сумме пороговых напряжений цепочки последовательно соединенных транзисто35 ров 7 и 8. Он регулируется подбором числа транзисторов в цепочке.Thus, the formation of the signal on the output bus 11 of the device occurs at a certain value of the voltage on the power bus 12, which is associated with the threshold of the threshold element and does not depend on the magnitude of the rise front of the voltage on the power bus. The threshold threshold threshold element is equal to the sum of the threshold voltages of the chain of transistors 7 and 8 connected in series. It is controlled by the selection of the number of transistors in the chain.
В результате устройство формирует запускающий сигнал только тогда, когда напряжение питания уже достиг40 ло определенной величины от номинального значения, при которой уже воз-, можна нормальная работа других уз-, лов, питание которых осуществляется от того же источника питания, напри45 меР интегральной схемы. Этим повивается надежность формирования импульса в заданном диапазоне напряжений.As a result, the device generates a trigger signal only when the supply voltage is already dostig40 lo certain value from the nominal value at which the WHO-already can be normal operation of other narrow, fishing, powered by the same power source, napri45 IU P IC . This determines the reliability of pulse formation in a given voltage range.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853919439A SU1272496A1 (en) | 1985-05-23 | 1985-05-23 | Pulse generator operating on switching supply voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853919439A SU1272496A1 (en) | 1985-05-23 | 1985-05-23 | Pulse generator operating on switching supply voltage |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1272496A1 true SU1272496A1 (en) | 1986-11-23 |
Family
ID=21185747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853919439A SU1272496A1 (en) | 1985-05-23 | 1985-05-23 | Pulse generator operating on switching supply voltage |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1272496A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4948995A (en) * | 1987-11-06 | 1990-08-14 | Nec Corporation | Disenabling circuit for power-on event |
-
1985
- 1985-05-23 SU SU853919439A patent/SU1272496A1/en active
Non-Patent Citations (1)
Title |
---|
Патент US № 4210829, кл. Н 03 К 17/60, 02.10.78. Европейский патент ЕР № 0035345, кл. Н 03 К 17/22, G. 06 F 1/00, 09.09.81. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4948995A (en) * | 1987-11-06 | 1990-08-14 | Nec Corporation | Disenabling circuit for power-on event |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4459498A (en) | Switch with series-connected MOS-FETs | |
US4874971A (en) | Edge-sensitive dynamic switch | |
US3988617A (en) | Field effect transistor bias circuit | |
KR870009548A (en) | Voltage-level detection power-up reset circuit | |
US3906254A (en) | Complementary FET pulse level converter | |
EP0463854B1 (en) | Clocked driver circuit | |
EP0372087B1 (en) | Driver circuit | |
KR930018851A (en) | Auto Cree Circuit | |
KR910008941B1 (en) | Semiconductor integrated circuit having input signal transition detection circuit | |
EP0176211A1 (en) | CMOS Schmitt trigger | |
GB1330679A (en) | Tri-level voltage generator circuit | |
US7068486B2 (en) | Half-bridge circuit and method for driving the half-bridge circuit | |
JPH05102402A (en) | Semiconductor device | |
EP0069444A2 (en) | Trigger pulse generator | |
SU1272496A1 (en) | Pulse generator operating on switching supply voltage | |
US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
KR100255895B1 (en) | Semiconductor device | |
US5250853A (en) | Circuit configuration for generating a rest signal | |
EP0468210A2 (en) | Circuit for driving a floating circuit in response to a digital signal | |
SU1309278A1 (en) | Pulse shaper | |
KR940005873Y1 (en) | Slewrate control tri-state output buffer | |
SU573884A1 (en) | Not logical element | |
JPH0351334B2 (en) | ||
SU1598159A1 (en) | Igfet-transistor output device | |
SU1681335A1 (en) | Substrate bias voltage generator |