SU1269126A1 - Logarithmic function generator - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при построении специализированных вычислителей, информационно-измерительных систем,: гибридных функциональных преобразователей и цифровых устройств дл  обработки сигналов в реальном времени. Цель изобретени - сокращение оборудовани . В cocTdb преобразовател  вход т регистр, коммутатор, два блока пам ти, два сумматора, группа элементов И и элемент ИСКЛЮЧАЩЕЕ ИЛИ. Уменьшение объема пам ти достигаетс  за счет использовани  кусочнолинейной функции коррекции, аппроксимирующей разность между исходной функцией и ее линейным приближением, а также за счет использовани  симметрии функции коррекции, устранени  двузначности функции коррекции и введени  третьего канала коррекции. Преобразователь целесообразно использовать дл  логарифмического пре« i образовани  8-16-разр дных чисел при восстановлении и сжатии сигна (Л лов, при цифровой нелинейной обработке звуковых и видеосигналов в устройс ствах реального времени, а также дл  повышени  производительности микропроцессорных систем. 2 нл.The invention relates to digital computing and can be used in the construction of specialized calculators, information-measuring systems: hybrid function converters and digital devices for processing signals in real time. The purpose of the invention is to reduce equipment. The cocTdb converter includes a register, a switch, two memory blocks, two adders, a group of AND elements and an EXCLUSIVE OR element. The memory is reduced by using the piece-line correction function, which approximates the difference between the original function and its linear approximation, and by using the symmetry of the correction function, eliminating the bi-valued correction function, and introducing the third correction channel. It is advisable to use the converter for logarithmic conversion of i-8-16-bit numbers during signal recovery and compression (LL, in digital non-linear processing of audio and video signals in real-time devices, as well as to improve the performance of microprocessor systems. 2 nl.

Description

tsDtsD

о Изобретение относитс  к цифровой вычислительной технике и может быть использовано при построении цифровых устройств дл  обработки сигнало информационно-измерительных систем специализированных вычислителей и гибридных функциональных преобразов телей. Цель изобретени  - сокращение об рудовани . На фиг. 1; приведена структурна  схема логарис)мического преобразовател ; на фиг. 2 - эпюры, по сн ющие принцип преобразовани . , Логарифмический преобразователь содержит регистр 1, коммутатор 2, второй 3 и первый 4 блоки пам ти, второй и первьш сумматоры 5 и 6, группу элементов И 7, элемент ИСКЛЮ ЧАЮЩЕЕ ИЛИ 8. Работа преобразовател  основана на кусочно-линейной аппроксимации функции (1+х), ,1). Из графика воспроизводимой функции у(х) и аппроксимирующей пр мой линии (фиг. 2а) видно, что код х содержит часть информации о величине у и  вл етс  грубьм приближением исходной функции. Разность между функцией (1+х) и ее линейным приближением 4у(х)1ор, (1+х)-х (фиг, 25). Построим функцию (х) следующим образом: I хб о, ---) 2 М,(х) -i -d-x), , 1 Из фиг. 7.6 следует, чтофДх) симметрична относительно оси, пров денной через точку х 1/2. Таким образом, определение р, (х) на инт сегмент х О,) : у(х) х сегмент х ---, -2-) :у(х) х О сегмент х е ---, ):у(х) х О -1 сегмент х€ , --) :у(х) х Значени  функций vp (х), vp . (х) и лу, (х) запоминаютс  в блоках па- 55 м ти и служат дл  получени  точного результата преобразовани , выступа  в роли корректирующих функций, Ана+ Ф, (х) + ,,{уС) + 4у(х); (1) + ф(х) - ) + (х) + дУз (х); (2) ),- 4(1-х) + Ц)(1-х); (3) + Ц),(1-х) + .о(1-х).(4) 26 вале Со, ---) сводитс  к операции сдвига на три разр да влево, а определение Ц), (х) на интервале ,1) может выполн тьс  аналогично, если в качестве аргумента брать дополнение X до 1, что возможно ввиду симметрии функции ф (х). На фиг. 2Ь показана пунктиром разность меж,цу функци ми ду, (х) и ЧДх), т.е. л у 2, ду, (х) - Ф (х) . Построим функцию vp (х), котора  будет симметричным отображением ду(х) дл  xt п , 1) относительно построенной оси (фиг. 2 Ь ). Вследствие построенной симметрии при переходе черех X - 1/2 в качестве аргумента (х) следует брать дополнение х до 1, тогда Ф(х) будет совпадать с Лу(х) на сегменте , 1), а на сегменте i(, 7) дУ2(х) определ етс  (фиг. 2 ) как Ц),(х) и , (х) . Построим функцию vpj(x), , -) таким образом (фиг. 23), чтобы %(х), ,х,) 3(Х) .-9) HaUJ Ч макс, : где х - значение аргумента х, при котором функци  Ч2(х) принимает максимальное значение P2.мaкc Нафиг.2е показана функци  разности ФДх) Цъ(х) -ФгСх), хер-, ), 4 2 которую необходимо учитывать при определении -Р2.Сх) через Фз (х) ;11 на сегменте -7-, -j-}- Тогда итоговые уравненш преобразований можно записать следук цим образом: лиз корректирующих функций показывает , что Ф (х)„д, ду(х) 2.; (х), Таким образом, объемы блоков пам ти , необходимых дл  запоминани o The invention relates to digital computing and can be used in the construction of digital devices for signal processing information-measuring systems of specialized calculators and hybrid functional converters. The purpose of the invention is to reduce production. FIG. one; a logarismatic converter is shown; in fig. 2 - diagrams explaining the transformation principle. The logarithmic converter contains the register 1, the switch 2, the second 3 and the first 4 memory blocks, the second and first adders 5 and 6, the group of elements AND 7, the EXCLUSIVE PARTICIPANT OR 8 element. The operation of the converter is based on a piecewise linear approximation of the function (1+ x),, 1). From the graph of the reproducible function y (x) and the approximating straight line (Fig. 2a), it can be seen that the code x contains some information about the value of y and is a rough approximation of the original function. The difference between the function (1 + x) and its linear approximation 4у (x) 1or, (1 + x) -x (Fig, 25). We construct the function (x) as follows: I xb o, ---) 2 M, (x) -i -d-x),, 1 From FIG. 7.6 it follows that φ Φ χ) is symmetric about the axis drawn through the point x 1/2. Thus, the definition of p, (x) on the inte segment x O,): y (x) x segment x ---, -2-): y (x) x O segment x e ---,): y ( x) x O -1 segment x €, -): y (x) x The values of the functions vp (x), vp. (x) and lu, (x) are memorized in blocks of 55 mti and serve to obtain an exact result of the transformation, acting as corrective functions, Ana + F, (x) +, (yC) + 4y (x); (1) + f (x) -) + (x) + dUz (x); (2)), - 4 (1-x) + C) (1-x); (3) + C), (1-х) + .о (1-х). (4) 26 shaft So, ---) reduces to a shift operation by three bits to the left, and the definition of C), (x) on the interval, 1) can be performed similarly, if we take the complement X to 1 as an argument, which is possible due to the symmetry of the function φ (x). FIG. 2b shows with a dotted line the difference between, function, (x) and RH), i.e. l y 2, dy, (x) - f (x). We construct a function vp (x), which will be a symmetrical mapping of q (x) for xt n, 1) relative to the constructed axis (Fig. 2b). Owing to the constructed symmetry, when passing through X - 1/2, as an argument (x) one should take the complement x to 1, then Ф (x) will coincide with Lu (x) on the segment, 1), and on the segment i (, 7) dU2 (x) is defined (Fig. 2) as C), (x) and, (x). Construct the function vpj (x),, -) in such a way (Fig. 23) so that% (x),, x,) 3 (X).-9) HaUJ H max,: where x is the value of the argument x, at which The function Ч2 (x) takes the maximum value of P2.max. Figure 2e shows the function of the difference FDx) Cf (x) -FgCx), her-,), 4 2 which must be considered when determining -P2Cx) through Fz (x); 11 on the segment -7-, -j -} - Then the final equations of transformations can be written as follows: the lys corrective functions shows that F (x) “d, du (x) 2 .; (x) Thus, the volumes of the memory blocks necessary for storing

функгц й .р.((х), Ду,,(х) и Фц (х), равны соответственноthe function function .r. ((x), Du ,, (x) and Fz (x) are equal respectively

Q У, СО (п - 5)(5)Q Y, CO (n - 5) (5)

рдУ,Ск)(п-6) (п-6).rdU, Sk) (p-6) (p-6).

ОЧ)(х) (п - 7)-2 Дополнительна  двойка в выражении ( 6) учитывает двузначность (в математическом смысле) функции ). Из выражений (5) и (6) следует, что хранени  значений корректирующих функций (х) и ) можно использовать один блок пам ти с общим полем адресов, содержащий две группы выходов. Тогда дл  запоминани  корректирующих функций необходимо два блока пам ти, объемы которых соответственно равны ( Оду,(х1 (2п-11)-2 (8) ,(v;) (п-7) (9) Из итоговых уравнений преобразова ний (1) - (4) видно, что корректирующа  функци  л у(х) на сегменте -г, 1) не используетс , а в качест ве аргумента функций Ч(х), (х) Ч4 (х) дл  X 1 /2 беретс  дополнение X до единицы, т.е. его обратный код. Таким образом, работа коммутато ра 2 заключаетс  в том, что дл  X € , 9 ° пропускает значени  1 X без изменени , а дл  х€ о значени  аргумента х инвертируютс , а работа группы элементов И 7 заключаетс  в том, что дл  х о, -5) она пропускает значени  ду(х) на входы сумматора 6. Управление коммутатором 2 и группой элементов И 7 осуществл етс  старшим разр дом кода аргумента х. Значени  корректирующей функции Ц (х) хран тс  в блоке 3 пам ти и Г 1 1 используютс  на сегментах ) г Г 3 . и Р этом управление блоком 3 пам ти осуществл етс  элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 8, активный сигнал на выходе которого формируетс  при различных состо ни х на первом и втором выходах разр дов регистра 1, что соответствует сегментуRON) (x) (n - 7) -2 The additional two in expression (6) takes into account the two-valuedness (in the mathematical sense) of the function). From expressions (5) and (6) it follows that the storage of the values of the correction functions (x) u can use one memory block with a common address field containing two groups of outputs. Then, in order to memorize correction functions, two memory blocks are needed, the volumes of which are respectively equal (Ode, (x1 (2n-11) -2 (8), (v;) (n-7) (9) From the final transformation equations (1 ) - (4) it can be seen that the correction function y (x) on segment -r, 1) is not used, and the addition of the function argument H (x), (x) H4 (x) for X 1/2 is taken as an addition X to one, i.e. its reverse code. Thus, the operation of switch 2 is that for X €, 9 ° skips the values of 1 X without change, and for x € about the value of the argument x is inverted, and the work of the group elements and 7 is that for x o, -5) it passes the values of the do (x) to the inputs of the adder 6. The control of the switch 2 and the group of elements of And 7 is performed by the high-order bit of the argument code x. The values of the correction function C (x) are stored in memory block 3 and G 1 1 are used on the segments) r G 3. And this control of the memory block 3 is carried out by the EXCLUSIVE OR 8 element, the active signal at the output of which is formed in different states at the first and second outputs of the bits of register 1, which corresponds to the segment

1 one

, --} . Сумма X + М, (х), X +, -}. Sum X + M, (x), X +

+ 45, (х) - Ч),(х) или X + Ц), (1-х), X + (1-х) - Ц(1-х) образуетс  на+ 45, (x) - H), (x) or X + C), (1-x), X + (1-x) - C (1-x) is formed on

Claims (1)

выходах сумматора 5, причем преобразование вида X или -г (1-х) выполн етс  путем соединени  выходов коммутатора с (п-4) входами второй группы младщих разр дов сумматора 5, что соответствует пространственному сдвигу на три разр да влево кода аргумента х или (1-х), т.е. умножению аргумента на --j . Операци  вычитани  U(x) также обеспечиваетс  на сумматоре 5, при этом в блок 3 пам ти значени  записываютс  в дополнительном коде. Окончательный результат преобразовани  формируетс  на выходе сумматора 6 после суммировани  значений (х) и ay.j(x), выбираемых из блока 4 пам ти, и значени , получаемого на выходе сумматора 5. Логарифмический преобразователь имеет однородную структуру и полностью комбинационный принцип работы , его отличает также простота схемной реализации, что позвол ет вьтолнить преобразователь в интегральном исполнении, при этом уменьшаетс  объем используемой пам ти в 1,4-1,5 раза. Наиболее целесообразным  вл етс  использование логарифмического преобразовател  дл  п 8-16, что позвол ет использовать его при цифровой нелинейной обработке сигналов в системах реального времени. Формула изобретени  Логарифмический преобразователь, содержащий регистр, первый и второй блоки пам ти, коммутатор, первый и второй сумматоры, причем вход преобазовател  соединен с входом реистра , разр дные выходы которого, второго по (п-З)-й соединены с нформационными входами коьмутатора, де п - разр дность аргумента, выод первого разр да регистра соедиен с управл ющим входом коммутатоа , выходы которого, кроме последего , соединены с адресными входами ервого блока пам ти, выходы младщихthe outputs of the adder 5, the conversion of the form X or -g (1-x) is performed by connecting the switch outputs to the (p-4) inputs of the second group of lower-order bits of the adder 5, which corresponds to a spatial shift of three bits to the left of the argument code x or (1), i.e. multiplying the argument by --j. The subtraction operation U (x) is also provided on the adder 5, while in the memory block 3 the values are written in the additional code. The final result of the conversion is formed at the output of the adder 6 after summing the values (x) and ay.j (x) selected from the memory block 4, and the value obtained at the output of the adder 5. The logarithmic converter has a uniform structure and a fully combining principle of operation, its it is also distinguished by the simplicity of the circuit implementation, which allows the converter to be implemented in an integral design, and the memory used is reduced 1.4-1.5 times. The most appropriate is the use of a logarithmic converter for p 8-16, which allows its use in digital non-linear signal processing in real-time systems. The invention includes a logarithmic converter containing the register, the first and second memory blocks, the switch, the first and second adders, the input of the converter connected to the input of the register, the bit outputs of which are connected to the second inputs of the switch, de p is the width of the argument; the output of the first register bit is connected to the control input of the switch, the outputs of which, except the last, are connected to the address inputs of the first memory block, the outputs of the junior 512512 разр дов которого соединены с входами с шестого по п, первой группы первого сумматора, выход которого соединен с выходом преобразовател , разр дные вьпсоды регистра соединены с входами первой группы второго сумматора , выходы которого соединены с входами группы первого сумматора, выходы коммутатора соединены с разр дными входами, с п того по п, второй группы второго сумматора, о тличающийс  тем, что, с целью сокращени  оборудовани , в него введены группа элементов И и элемент ИСКПЮЧАЩЕЕ ИЖ, первый и второй разр дные выходы регистра соединены соответственно с первым и вторым входаЖthe bits of which are connected to the inputs of the sixth by one, the first group of the first adder, the output of which is connected to the output of the converter, the bit outputs of the register are connected to the inputs of the first group of the second adder, the outputs of which are connected to the inputs of the group of the first adder, the outputs of the switch are connected to the bit inputs, from the fifth to the second, of the second group of the second adder, which is characterized by the fact that, in order to reduce the equipment, the group of elements AND and the element OUTLET, IL, first and second bits of the register of the connection Inen respectively with the first and second entry 266266 ми элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с управл ющим входом второго блока пам ти, выходы которого соединены с разр дными входами , с восьмого по п, третьей группы второго сумматора, разр дные выходы , с второго по (п-6), коммутатора соединены с адресными входами второго блока пам ти, вьпсоды старших разр дов первого блока пам ти соединены с информационными входами группы элементов И, выходы которой соединены с разр дными входами, с седьмого по п, третьей группы первого сумматора, выход.первого разр да регистра соединен с управл юпщми входами группы элементов И. ТТ7 у toSffr Jf) ф1/г.1EXCLUSIVE OR, the output of which is connected to the control input of the second memory block, whose outputs are connected to the discharge inputs, from the eighth to the third, third group of the second adder, the discharge outputs, from the second to (p-6), of the switch with the address inputs of the second memory block, the higher-order bits of the first memory block are connected to the information inputs of a group of elements I, whose outputs are connected to the bit inputs from the seventh in the third group of the first adder, the output of the first register bit is connected to at ravl yupschmi inputs group elements IA TT7 in toSffr Jf) F1 / D.1 У(Х1Y (X1 Фиг.22