SU1247844A1 - Method for checking electronic logic units - Google Patents
Method for checking electronic logic units Download PDFInfo
- Publication number
- SU1247844A1 SU1247844A1 SU843846154A SU3846154A SU1247844A1 SU 1247844 A1 SU1247844 A1 SU 1247844A1 SU 843846154 A SU843846154 A SU 843846154A SU 3846154 A SU3846154 A SU 3846154A SU 1247844 A1 SU1247844 A1 SU 1247844A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- blocks
- inputs
- logical
- monitored
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к контрольно-измерительной технике и может быть-использовано при контроле и диагностике логических блоков. Цель изобретени - у прощение реализации способа путем исключени использовани специальных средств дл разделени входов и выходов контролируемого логического блока и повышени быстродействи способа за счет исключени операции настройки на тот или иной тип контролируемого логичес- кого блока. Данный способ за счет ограничени значени втекающих и вытекающих токов контролируемого и эталонного блоков обеспечивает упрощение реализации способа, поскольку не требуетс специальных средств (переходников, механических или электронных коммутаторов дл разделени входов и выходов блока перед подачей тестовых воздействий, не нужны также и средства дл вы влени (идентификации) входов и выходов дл их последующего разделени . В указанном способе нет необходимости осуществл ть операции вы влени входов и выходов, их последующее разделение, что повьппаёт быстродействие способа. 1 з.п.ф-лы, 2 ил. i СЛ to 4: 00 4 NUThe invention relates to instrumentation technology and can be used to monitor and diagnose logic blocks. The purpose of the invention is to forgive the implementation of the method by eliminating the use of special means for dividing the inputs and outputs of the monitored logic block and increasing the speed of the method by eliminating the tuning operation for a particular type of monitored logic block. This method, by limiting the value of the flowing and flowing currents of the monitored and reference blocks, simplifies the implementation of the method, since no special tools are required (adapters, mechanical or electronic switches to separate the inputs and outputs of the block before applying test effects, and no means are needed). (identification) of the inputs and outputs for their subsequent separation. In this method, it is not necessary to perform the operations of detecting the inputs and outputs, their subsequent its separation performance that povppaot method 1 z.p.f BACKGROUND yl i CO 2 to 4:.. 00 NU 4
Description
Изобретение относитс к контрольно-измерительной технике н может быть использовано при контроле и диагностике логических блоков.The invention relates to instrumentation technology and can be used in the monitoring and diagnostics of logic blocks.
Цель изобретени - упрощение реализации способа нутем исключени и использовани специальных средств , дл разделени входов и выходов коптролируемого логического блока и повышение быстродействи способа за счет исключени операции настройки на тот или иной тип контролируемо- мого логического блока.The purpose of the invention is to simplify the implementation of the method of eliminating and using special means for separating the inputs and outputs of a supervised logic unit and increasing the speed of the method by eliminating the tuning operation for a particular type of controlled logic unit.
На фиг. приведено устройство, реа:пшую1цее способ; на фиг. 2 - ха- ршстеристпка используемого ограю - чптол ,FIG. The device, Rea: is shown below; in fig. 2 - ha-rshteristpka used limits - chptol,
Устройство (фиг.1) , реализующее способ контрол логического блока 1 имеющего вьшоды 2.1-2.ц, содержит эталонный логический блок 3, гене- р;лтор 4 псевдослучайных сигналов, первые ограничители 5.1-5.h тока, блек 6 контрол , выходы 7.1-7.1 генератора 4 псевдослучайных сигна- ЛОБ, ВЫВОД 8.1-8.1-1 и эталонного логического блока 3, вторые ограничители .9.1-9.11 тока.The device (figure 1), which implements the method of controlling the logic unit 1 having 2.1-2.ts outputs, contains the reference logic unit 3, the generator; ltor 4 pseudo-random signals, the first current limiters 5.1-5.h current, faded 6 controls, outputs 7.1-7.1 of the generator 4 pseudorandom signals, LOB, OUTPUT 8.1-8.1-1 and the reference logic unit 3, the second limiters .9.1-9.11 current.
В качестве ограничителей тока 5.1-j,n. могут быть использованы, например, резисторы или микросхемы К176КТ1, представл ющие собой двунаправленные ограпичители тока с характеристикой, представленной на фи1ч2 прни° 0,12В, 4 мА.As current limiters 5.1-j, n. For example, resistors or K176KT1 microcircuits can be used, which are bidirectional current breakers with a characteristic represented on the phi1H2 ° 0.12V, 4 mA.
Cyi urocTb способа заключаетс в следующем.The cyi urocTb method is as follows.
е помощью генератора 4 псевдослучайных сигпалов задают с его выходов 7.1-7.h искомые воздействи виде поступающих последовательно во времени случайных кодовых наборов логических О и 1 на все без исключени выводы 2.1-2.и и контролируемого блока 1 и вьюоды 8.1- 8. и эталонного блока 3.e using generator 4 of pseudorandom sigpals, with its outputs 7.1-7.h, they determine the desired effects in the form of random code sets O and 1 that arrive successively in time at all, without exception, conclusions 2.1-2.and the monitored unit 1 and view 8.1 8.1. reference block 3.
Е,сли вывод 2 ; блока и соответJE, if pin 2; block and correspondingJ
ств:,дощпй , ему вьшод В-.; , блока 3 вл етс входом, то при подаче от .генератора 4 с его выхода 7.; логического О входной ток вытекает со стороны выводов 2; н В; блоков 1 и 3, ограничители 5; и 9; ра- ботогют на участке 0-Up (фиг.2), и . пропуска через себ ток стабилизации ( J ) ,равш-1й одпой условной единице нагрузки (T.g, ) Б диапазоне рабочих значений входного напр жени (Up) и обеспечива так1-{Н образом задание ур овн логического О на входы блоков 1 и 3.STB:, doshpypy, to him vshod V- .; , block 3 is the input, then when it is fed from the generator 4 from its output 7 .; logical O input current flows from the side of pins 2; n In; blocks 1 and 3, limiters 5; and 9; working in the area of 0-Up (figure 2), and. pass through the stabilization current (J), equal to 1 conditional unit of load (T.g,) in the range of operating values of the input voltage (Up) and provide also 1- {N way setting the level of the logical O to the inputs of blocks 1 and 3.
Если вывод 2; блока 1 н соответствующий ему вывод 8, блока 3 вл ютс входом, а на выходе 7j генератора 4 установлена лог№{ескаIf pin 2; block 1 and the corresponding pin 8, block 3 are the input, and at the output 7j of the generator 4 a log number is set
111 и111 and
Ч H
то эта логическа 1 прохоthen this logical 1 pass
5five
00
5five
5five
00
5five
00
дит через ограничит гли 5 ; и 9; на входы блоков 1 и 3, поскольку опи работают в этом случае на участке О- +UP (фиг.2), а значение тока значительно больше чем входной, втекающий ток блоков 1 и 3 при логичес- .кой 1 на входе.dith through will limit gly 5; and 9; to the inputs of blocks 1 and 3, because opi work in this case on the section O- + UP (Fig. 2), and the current value is much greater than the input current of the blocks 1 and 3 with logic 1 at the input.
Если вывод 2 J блока I и соответствующий ему вывод В.; блока 3If the output is 2 J block I and the corresponding output B. block 3
- U - U
в л ютс выходом, то имеетс четыре .возможных комбинации логических уров- .ней на выводе 2j (8) и выходе 7. Генератора 4; 00, 01, 11, 10. В каждой из четьфех комбинаций ограничители 5j и 9j ограничивают выходной ток ( втекающий или вытекающий J блоков 1 и 3 па заданном уровне 3 в соответствии с фиг.2, что исключает нерегрузку выходов 2j , В по токам при паличии на них логического о и лог1«еской 1. Наличие ограничителей 5; и 9; и их свойство двуо Vin the output, there are four possible combinations of logic levels at pin 2j (8) and output 7. Generator 4; 00, 01, 11, 10. In each of the four combinations, limiters 5j and 9j limit the output current (flowing in or outgoing J blocks 1 and 3 on a given level 3 in accordance with FIG. 2, which eliminates the unloading of the outputs 2j, B by currents Palicia on them logical and log1 "esky 1. The presence of limiters 5; and 9; and their property is two
стороннег р ограничени тока позвол ют разв зать . выходы генератора 4 от выходов блоков 1 и 3 исключить возможность их взаимного -выхода из стро ,. Кроме того, выходные уровни выхода 7j . генератора 4 нрактичес- ки не вли ют па напр жени .на выводах 2j и Bj , что позвол ет осуществл ть сравне-ние уровней сигналов на этих выводах.External current limits are allowed to dissolve. the outputs of the generator 4 from the outputs of blocks 1 and 3 to exclude the possibility of their mutual-output from the line. In addition, the output levels of output 7j. Oscillator 4 is not practically influenced by voltage pa. on pins 2j and Bj, which allows to compare the signal levels on these pins.
Ограничители 5 ,- и 9.- тока обесJ J. .Limiters 5, -, and 9.- current supply J. J..
нечивают разв зку вьшодов 2j и Вг блоков 1 и 3 между собой, что позвол ет исключить возможность повреждени блока 1 при ошибочном подключении блока 3, не соответствующего по типу (по входам и выходам) блоку I, выходе блока 3 из стро и т.д.do not isolate outputs 2j and Bg of blocks 1 and 3 between themselves, which eliminates the possibility of damage to block 1 if block 3 is incorrectly connected not in type (inputs and outputs) to block I, block 3 is out of order, and so on .
Устройство {фиг.1) вл етс универсальным и позвол ет .контролировать разнотипные блоки 1 с различ- Hbjt-i размещением входов-выходов по выводам без специальной перестройки,The device (Fig. 1) is universal and allows you to control blocks of different types 1 with different Hbjt-i placement of inputs and outputs on the findings without special adjustment,
Контроль выходов осуществл етс под токовой нагрузкой равной , .The outputs are monitored under a current load equal to,.
С помощью блока б контрол срав- сигналы на всех выводах блокаWith the help of the control unit b, the control signals on all outputs
1 и блока 3 и по результатам сравнени делают вывод о годности и негодности блока 1.1 and block 3 and by the results of the comparison they conclude that block 1 is suitable and unsuitable.
Таким образом, за счет ограничени значени втекающих и вытекающих токов контролируемого 1 и эталонного 3 блоков обеспечиваетс упрощение реализации способа, поскольку не требуетс специальных средств (переходников , механических или элект- ронных коммутаторов) дл разделени входов и выходов блока 1 перед подачей токовых воздействий, не нужшм также и средства дл вы влени (идентификации) входов и выходов дл их последующего разделени .Thus, by limiting the value of flowing and flowing currents of the monitored 1 and reference 3 blocks, the implementation of the method is simplified, since no special tools (adapters, mechanical or electronic switches) are required to separate the inputs and outputs of the block 1 before applying current effects, not tools for detecting (identifying) inputs and outputs for their subsequent separation are also needed.
. Кроме того, нет необходимости осуществл ть операции вы влени входов и выходов и их последующее разделение , что повьшает быстродейст- вие способа.. In addition, there is no need to carry out operations of detecting inputs and outputs and their subsequent separation, which increases the speed of the method.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843846154A SU1247844A1 (en) | 1984-12-25 | 1984-12-25 | Method for checking electronic logic units |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843846154A SU1247844A1 (en) | 1984-12-25 | 1984-12-25 | Method for checking electronic logic units |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1247844A1 true SU1247844A1 (en) | 1986-07-30 |
Family
ID=21159437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843846154A SU1247844A1 (en) | 1984-12-25 | 1984-12-25 | Method for checking electronic logic units |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1247844A1 (en) |
-
1984
- 1984-12-25 SU SU843846154A patent/SU1247844A1/en active
Non-Patent Citations (1)
Title |
---|
Патент US № 3812426, кл. 324-73, опубл.1975. Авторское свидетельство СССР № 717726, кл. G 05 В 23/02,. 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5525959A (en) | Device for monitoring the functions of a plurality of control units in a motor | |
US5809040A (en) | Testable circuit configuration having a plurality of identical circuit blocks | |
US8072889B2 (en) | Programmable controller | |
SU1247844A1 (en) | Method for checking electronic logic units | |
SE421355B (en) | DIGITAL DATA PROCESSING DEVICE SPECIAL FOR RAILWAY SECURITY SYSTEM | |
EP0660043A1 (en) | Control device for controlling switching devices according to a time programme | |
DE19906932B4 (en) | Binary | |
RU2101748C1 (en) | Monitoring device for controlled switches | |
CN109983351B (en) | Diagnostic method for a bias power supply of an acquisition system comprising an array interface device | |
US6871309B1 (en) | Verification of redundant safety functions on a monolithic integrated circuit | |
SU651351A1 (en) | Arrangement for checking logic units | |
SU1273886A1 (en) | Device for checking control system of electric drive | |
SU955072A1 (en) | Logic circuit functioning checking device | |
SU1500954A1 (en) | Apparatus for connecting integral circuits and digital units to checking and testing instrumentation checking the quality of contacts | |
SU1760595A1 (en) | Breakdown tester for series-connected thyristors of high-voltage rectifiers in controllable valve-type converter | |
RU1798785C (en) | Device for testing multiplexer | |
SU526832A1 (en) | Adaptive diode test device | |
SU1571619A1 (en) | Device for checking wiring circuits | |
SU503189A1 (en) | Device to verify the electrical installation | |
RU2542883C1 (en) | Device for monitoring and undermining sequential chains of pyrocartridges | |
SU1444683A1 (en) | Output unit of device for checking logic units | |
SU1167585A1 (en) | Programmed control device | |
SU1120290A2 (en) | Device for detecting faults of operational amplifiers in repetitive-solution analog computers | |
SU862120A1 (en) | Device for object checking and diagnostics | |
SU1084804A2 (en) | Device for debugging tests |