EP0660043A1 - Control device for controlling switching devices according to a time programme - Google Patents

Control device for controlling switching devices according to a time programme Download PDF

Info

Publication number
EP0660043A1
EP0660043A1 EP93810909A EP93810909A EP0660043A1 EP 0660043 A1 EP0660043 A1 EP 0660043A1 EP 93810909 A EP93810909 A EP 93810909A EP 93810909 A EP93810909 A EP 93810909A EP 0660043 A1 EP0660043 A1 EP 0660043A1
Authority
EP
European Patent Office
Prior art keywords
microprocessor
circuit block
switching devices
control device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP93810909A
Other languages
German (de)
French (fr)
Other versions
EP0660043B1 (en
Inventor
Lelle Josef
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electrowatt Technology Innovation AG
Original Assignee
Landis and Gyr Technology Innovation AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Landis and Gyr Technology Innovation AG filed Critical Landis and Gyr Technology Innovation AG
Priority to DE59300336T priority Critical patent/DE59300336D1/en
Priority to EP93810909A priority patent/EP0660043B1/en
Priority to JP30721194A priority patent/JP3802093B2/en
Priority to US08/359,277 priority patent/US5629879A/en
Publication of EP0660043A1 publication Critical patent/EP0660043A1/en
Application granted granted Critical
Publication of EP0660043B1 publication Critical patent/EP0660043B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23N—REGULATING OR CONTROLLING COMBUSTION
    • F23N5/00—Systems for controlling combustion
    • F23N5/24—Preventing development of abnormal or undesired conditions, i.e. safety arrangements
    • F23N5/242—Preventing development of abnormal or undesired conditions, i.e. safety arrangements using electronic means
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23N—REGULATING OR CONTROLLING COMBUSTION
    • F23N2223/00—Signal processing; Details thereof
    • F23N2223/08—Microprocessor; Microcomputer
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23N—REGULATING OR CONTROLLING COMBUSTION
    • F23N2223/00—Signal processing; Details thereof
    • F23N2223/20—Opto-coupler
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23N—REGULATING OR CONTROLLING COMBUSTION
    • F23N2227/00—Ignition or checking
    • F23N2227/12—Burner simulation or checking
    • F23N2227/16—Checking components, e.g. electronic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/16—Indicators for switching condition, e.g. "on" or "off"
    • H01H9/167—Circuits for remote indication

Definitions

  • the invention relates to a control device of the type mentioned in the preamble of claim 1.
  • Devices of this type are used, for example, for controlling and monitoring the burner and the ignition device for oil and gas fires and for monitoring switches for actuators such as fuel valves and ventilation flaps, with the microprocessor evaluating the information supplied via line voltage-carrying signal lines and issuing corresponding control commands.
  • the switch-off capability of the switching devices that switch safety-critical loads such as a fuel valve must be checked frequently in order to be able to detect a malfunction of the switching device before a dangerous situation arises.
  • a control device for oil burners according to the preamble of claim 1 is known, in which information about the switching states of relay and sensor contacts are transmitted to a microprocessor by means of an amplifier.
  • the switching states of the relay contacts are fed via signaling lines carrying line voltage to an amplifier which is connected on the output side to an input of the microprocessor, so that the microprocessor must have a number of inputs corresponding to the number of amplifiers.
  • Isolators such as e.g. are used for the electrical isolation of the signal lines and the microprocessor.
  • Optocoupler or transmitter used. There is one isolator per signal voltage.
  • the microprocessor is programmed to perform a number of tests to determine whether a system with switched consumers is actually going through a switch-on phase in the correct way. For this purpose, signals are read in by the microprocessor and compared with setpoints. In the event of a faulty consumer status, the microprocessor switches the consumers off.
  • mains voltage-carrying signal lines are connected via optocouplers to an interrogation unit of an AC voltage detector.
  • the signal lines are each connected to the optocoupler via a low-pass filter, which consists of a resistor and a capacitor connected in series with it.
  • the switching states of the AC switches are queried and saved via the signal lines.
  • the switching states are compared with a target state - open or closed - and then a switch state signal is formed, which contains at least one piece of information - error or no error - in total for all AC switches that occur. From the switch status signal do not determine which AC switch can no longer be switched off, so that a simple display for diagnosis is not possible.
  • Optocouplers for example, are used as isolators for the electrical isolation of the monitored system from the microprocessor. Optocoupler applications of this type are known from the specialist literature (TI Opto Cookbook from 1975, ISBN 3 88078 000 5).
  • the optocouplers have the disadvantage that they are not fail-safe and have a higher failure rate compared to other electronic components, so that they have to be checked for a signal pretense even in an active operating state in safety-critical applications. Furthermore, the electromagnetic compatibility and thus the reliability of the control device decrease with an increasing number of optocouplers. Systems with many signal lines carrying mains voltage can incur high costs as long as an expensive isolating element such as an optocoupler or transmitter and an input pin on the microprocessor must be available per signal line.
  • the invention has for its object to design a control device with a microprocessor according to the preamble of claim 1 such that it detects the information in the form of low-voltage signals about the state of switching devices that switch loads on or off in a simple and reliable manner , processed and transmitted to the microprocessor.
  • a shift register is particularly suitable as a circuit block or, in the case of many switching devices to be monitored, an arrangement with a plurality of shift registers in cascade.
  • the signal lines must be connected to the circuit block via coupling elements in such a way that the circuit block is not destroyed even in the event of overvoltages.
  • the information about the states of the switching devices must be obtained from the distinction as to whether a low-voltage signal is of the same or alternating shape.
  • the first subtask could be solved in that the signal lines via resistor networks consisting of resistors, capacitors and diodes, which are both overvoltages also derive overcurrents connected to the circuit block.
  • the coupling element is reduced to a single high-resistance as a cost-effective solution.
  • the digitization could be carried out at a point in time at which the amplitude of an AC voltage is recorded as logic "1" and the amplitude of a DC voltage as logic "0".
  • several digitizations are carried out as multiple queries within a period of one to two network half-waves and an analysis of the values recorded one after the other, so that synchronization is not necessary.
  • the invention has found a solution in which a circuit structure with a minimum of components is combined with an operating mode in which part of the task is solved by software. Such an embodiment of the invention is explained in more detail below with reference to the drawing.
  • FIG. 1 shows a control device which has a microprocessor 1 as the timer and control logic device. It also contains two switching devices 2.1 and 2.2, two resistors 3.1 and 3.2, a circuit block 4 and a voltage supply circuit 5.
  • the output of the first switching device 2.1 which switches a load L1 to a mains voltage U PG lying between a phase P and a zero point G, is connected to the input of the first resistor 3.1, while the output of the second switching device 2.2, via which a further load L2 is fed by the mains voltage U PG , is connected to the input of the second resistor 3.2.
  • the outputs of the resistors 3.1 and 3.2 are connected to inputs 4.1 and 4.2 of the circuit block 4 arranged in parallel for processing the low-voltage signals which are present at the taps between the switching devices 2.1 and 2.2 and the loads L1 and L2.
  • the circuit block 4 is fed by the voltage supply circuit 5.
  • the circuit block 4 is connected to the microprocessor 1 via two control lines 6a and 6b and a serial data line 7 for transmitting the voltage levels present at the inputs 4.1 to 4.2, the control lines 6a and 6b and the data line 7 are each provided with a connecting element 8, 9 or 10.
  • the microprocessor 1 is programmed by a time program to switch the loads L1 and L2 on and off in a specific sequence during the switch-on phase, for example of a gas burner, by means of the switching devices 2.1 and 2.2 and to carry out various processes such as e.g. monitor the formation of a flame and, if necessary, switch off the entire system so that the gas burner is never in a potentially explosive situation.
  • the microprocessor 1 also executes a monitoring program for the detection of faulty states of the system to be controlled. In order to determine the state of one of the switching devices 2.1 or 2.2 - open or closed - the microprocessor 1 executes a test cycle which will be explained later.
  • test cycles The frequency of the test cycles depends on the intended use of the control device and the corresponding legal regulations or standards. Automatic burner controls that comply with the EN 298 standard must detect a fault within three seconds of their occurrence. A test cycle is therefore typically every 200 milliseconds. In this way it is possible to reliably detect the state of each of the switching devices 2.1 and 2.2 within the prescribed three seconds even if the state of one of the switching devices 2.1 or 2.2 is currently changing during a test cycle.
  • the voltage supply circuit 5 has a Zener diode ZD and a resistor R, which are connected in series between the phase P and the zero point G of the low-voltage network, the cathode of the Zener diode ZD being connected to the phase P.
  • a capacitor C and a further diode D are connected in series with the Zener diode ZD, the cathode of the diode D being connected to the anode of the Zener diode ZD.
  • a connection Vdd of the circuit block 4 is connected to the cathode of the Zener diode ZD, a connection GND of the circuit block 4 to the anode of the diode D, whereby the connection GND is connected to the negative pole and the connection Vdd to the positive pole of the voltage supply circuit 5.
  • the circuit block 4 contains a circuit part 11 with parallel inputs 11.1 and 11.2, which are connected to the inputs 4.1 and 4.2, respectively.
  • the circuit part 11 has the task of digitizing the voltage levels present at the inputs 11.1 and 11.2 and converting them into a serial data stream for transmission to the microprocessor 1 via the data line 7. For this reason, inputs 11.1 and 11.2 are very high-impedance with values that are typically in the G ⁇ range.
  • the circuit part 11 is implemented as a shift register and can be controlled via only two control inputs.
  • Each of the inputs 4.1 and 4.2 of the circuit block 4 is connected via two protective diodes D1S.1 and D2S.1 or D1S.2 and D2S.2 to the connection Vdd or to the connection GND, the cathodes of the protection diodes D1S.1 and D1S.2 are connected to the Vdd connection and the anodes of the protective diodes D2S.1 and D2S.2 are connected to the GND connection.
  • These protective diodes are used to discharge overvoltages in order to prevent the circuit part 11 from being destroyed.
  • all inputs are equipped as standard, so that in particular a commercially available shift register provided with protective diodes can be used as the entire circuit block 4.
  • the resistors 3.1 and 3.2 are used as coupling elements and are typically 5 M ⁇ sized so that the control device can be used in various low-voltage networks with 115 V or 230 V as well as in low-voltage networks with 24 V, for example, and that the protective diodes D1S.1 , D1S.2, D2S.1 and D2S.2 with a voltage peak of four thousand volts superimposed on the mains voltage U PG cannot be destroyed.
  • This control device works as follows: When the switching device 2.1 is open, as shown in FIG. 1, a current flows from the phase P via the capacitor C, the connection GND, the protective diode D2S.1, the input 4.1 during the positive half-wave of the mains voltage U PG , the resistor 3.1 and the load L1 to the zero point G. During the negative half-wave, a current flows from the zero point G via the load L1, the resistor 3.1, the input 4.1, the protective diode D1S.1 and the connection Vdd to the phase P.
  • the circuit block 4 is fed by the voltage supply circuit 5 in such a way that the voltage difference between the connections Vdd and GND, thanks to the capacitor C, approximately corresponds on average over time to the Zener voltage of the Zener diode ZD. If a current flows through one of the protective diodes D1S.1 or D2S.1, then the voltage drop across these diodes corresponds approximately to their forward voltage U D.
  • the voltage at input 4.1 with respect to the voltage at connection GND is thus approximately -U D during the positive half-wave of mains voltage U PG , during the negative half-wave Vdd - U D , except in the vicinity of the zero crossings.
  • the input 4.2 is connected via the resistor 3.2 to the positive pole Vdd of the voltage supply circuit 5 and is therefore always at the potential Vdd.
  • the voltage curve U 1 at the input 4.1 is therefore alternating, the voltage curve U 2 at the input 4.2 is uniform.
  • the test cycle for determining the state of the switching devices 2.1 and 2.2 now consists in the time course of the To detect voltages U1 and U2 during a period of typically one to two half-waves of the mains voltage U PG and then evaluate them.
  • Fig. 2 are the time course of the mains voltage U PG , the voltages U1 and U2 at the inputs 4.1 and 4.2, the polling clock U cl of the microprocessor 1 and the corresponding to a predetermined voltage level, for example in the middle of the level of the connections GND and Vdd of the circuit block 4 is represented as numbers "0" or "1" binary digitized values U 1, dig and U 2, dig .
  • the interrogation clock U cl of the microprocessor 1 is selected to be higher than the frequency of the mains voltage U PG , for example by a factor of ten.
  • the first part of the test cycle is that the microprocessor 1 by means of the circuit part 11, the levels of the voltages U1 and U2 at k predetermined times t1, t2 to t k as binary numbers "0" or "1" can be detected and transmitted, the Time period t k - t 1 is longer than a network half-wave.
  • the sequence F1 of the numbers U 1, dig (t1), U 1, dig (t2), ... U 1, dig (t k ) contains both values "0” and values "1”
  • the sequence F2 of the numbers U. 2, dig (t1), U 2, dig (t2), ... U 2, dig (t k ) contains only values "1".
  • the microprocessor 1 carries out a suitable analysis of the sequences F 1 and F 2 and determines the state of the switching devices 2.1 and 2.2.
  • Network faults during a query can lead to one or more values of the sequences F 1 or F 2 having a different value than in the case of a query without a fault.
  • a random query during a zero crossing of the mains voltage U PG can also lead to an incorrect value. All numerical values between “0” and “10” can therefore arise as a summation value.
  • the microprocessor 1 is programmed to have values "9” and “10” as closed states, values "3", “4", “5", “6” or “7” as open states and values "0" or “1””to be interpreted as an error of the control device which should not occur. If a value "2" or "8" occurs, the microprocessor 1 repeats the query.
  • the microprocessor 1 can also perform a shorter test cycle, in which the time period between the first query at time t 1 and the last query at time t k is slightly longer than the duration of a network half-wave.
  • the summation value of the sequence F 1 is then subject to a probability distribution without interference, but cannot assume the value "1" or the value "k” since at least the query at time t k falls into a different network half-wave than the query at time t 1.
  • the summation value of the sequence F2 has the value "k”.
  • the microprocessor 1 interprets a value "k” as a closed state, a value in the range "1" to "k-1" as an open state and a value "0" as an error.
  • the shortest test cycle which in the worst case takes a little longer than a network half-wave, results when the microprocessor 1 determines the state of the switching devices 2.1 and 2.2 as soon as either the value U 1, dig (t i ) recorded at the time t i differs from the previous value U 1, dig (t i-1 ) or the value U 2, dig (t i ) is different from the previous value U 2, dig (t i-1 ) or as soon as the time period between the first query at time t 1 and the last query at time t i is longer than the duration of a network half-wave.
  • the state of the switching devices 2.1 and 2.2 is then determined from whether the two last recorded numerical values U 1, dig (t i-1 ) and U 1, dig (t i ) or U 2, dig (t i-1 ) and U 2, dig (t i ) are different or both are "1", as open or closed.
  • the gain in speed goes hand in hand with an increase in susceptibility to interference on the Internet.
  • the control device described enables the use of a microprocessor 1 with a number of inputs which is independent of the number m of the loads L1 to Lm to be controlled, so that a microprocessor 1 can be used whose number of inputs is significantly smaller than the number m of the loads to be controlled L1 to Lm can be.
  • the proposed control device is further characterized by the possibility of using standardized components through an inexpensive construction.
  • the number of components includes a minimum, which leads to fewer failures and increased reliability.
  • the evaluation of the information obtained in the form of low-voltage signals is carried out entirely by the microprocessor 1, the method not requiring any particular time synchronization between the microprocessor 1 and another component of the control device.
  • This software solution enables one very simple acquisition of certain physically available information and the determination of the desired information about the state of the switching devices by means of a small program which is stored in a memory.
  • Circuit block 4 in particular requires no means of any kind, such as zero point detectors, integrators or averaging devices, etc., for data analysis or data preparation.
  • the electrical supply of the microprocessor 1 can take place in various ways. It depends on the purpose of the control device. In the simplest case, the microprocessor 1 is also fed by the voltage supply circuit 5 and the circuit block 4 is connected directly to the microprocessor 1 via the lines 6a, 6b and 7 without the connecting elements 8, 9 and 10. In such a case, it can be economical to use some of the inputs of the microprocessor 1, which must be provided with appropriate protective diodes, as a circuit block 4 and to connect the resistors 3.1 and 3.2 directly to the inputs of the microprocessor 1.
  • the connecting links 8, 9 and 10 are designed as galvanic isolating links.
  • the microprocessor 1 can be separated from the circuit block 4 and thus also from the mains voltage U PG with only a few galvanic isolators 8, 9 and 10, so that also the number of galvanic isolators can be significantly smaller than the number m of loads L1 to Lm.
  • An input coupling error occurs, for example, when the value read in at input 4.2 depends not only on the voltage level at input 4.2, but also on the voltage level at another input, for example 4.5.
  • the test module 12 has a serial data input, a clock input and an input controlling the state of its parallel outputs 12.1 to 12.8, which are connected to the microprocessor 1 via lines 13, 14 and 15.
  • the parallel outputs 12.1 to 12.8 are connected via lines 16 to the inputs 4.1 to 4.8 of the shift register 4. They can be switched into a state known to the specialist under the term tristate, in which they are high-impedance and do not influence the state of the lines 16 (for example U. Tietze and Ch. Schenk, semiconductor circuit technology, 5th edition, Springer Verlag Berlin Heidelberg New York, ISBN 3-540-09848-8).
  • the test module 12 is advantageously formed by a second shift register and connected to the voltage supply circuit 5 in the same way as the shift register 4.
  • the inputs 4.1 to 4.8 of the shift register 4 are still connected to the outputs of the resistors 3.1 to 3.8, only the switching device 2.1 and the resistor 3.1 being drawn for the sake of clarity.
  • the microprocessor 1 In order to check the reliability of the data acquisition by means of the circuit block 4, the microprocessor 1 carries out a test cycle at certain times.
  • the test cycle consists in the microprocessor 1 sending a test pattern, which consists of eight binary values "0" or "1", to the test module 12 via the serial line 13.
  • these values are available at the outputs 12.1 to 12.8 as soon as the microprocessor 1 sets the outputs 12.1 to 12.8 in the conductive state via the control line 15, so that voltage levels U1 to U8 with values Vdd or GND in accordance with the previously sent test pattern are applied to the inputs 4.1 to 4.8 of the shift register 4.
  • the microprocessor 1 now sends further commands to the shift register 4 for detecting the voltage levels U1 to U1 applied to its inputs 4.1 to 4.8 as binary values and for transmission to it, whereupon it compares the reported binary values with the sent test pattern.
  • the microprocessor 1 is programmed to send a number of selected test patterns to the test module 12 and to read them in again via the shift register 4, so that both input coupling errors and hardware errors can be identified.
  • a test cycle is ended by writing values "0" into the registers of the test module 12.
  • the switching devices 2.1 to 2.8 are open or closed. If necessary, the control lines 13, 14 and 15 can be provided with galvanic isolators.
  • the microprocessor 1 can also be programmed to perform a test cycle, which consists of a single test pattern, during the execution of each test cycle to determine the state of the switching devices 2.1 to 2.8, the test pattern being different from test cycle to test cycle.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Keying Circuit Devices (AREA)
  • Electronic Switches (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

The information items (which are present on signal lines in the form of analog low-voltage signals) about the states of switching devices (2.1; 2.2) are supplied in parallel form to a circuit block (4), are digitised at specific points in time as binary values "0" or "1", and are transmitted in serial form to a microprocessor (1). One or more shift registers, in cascade, are suitable in particular as the circuit block (4). The signal lines are coupled to the circuit block only via in each case one high-value resistor (3.1; 3.2). The circuit block (4) is fed from a voltage supply circuit (5) such that, when a switching device (2.1; 2.2) is in the closed state, a current flows alternately via in each case one of the protection diodes (D1S.1, D2S.1; D1S.2, D2S.2) of the circuit block (4), and does not flow if one switching device (2.1; 2.2) is in the open state. In order to distinguish whether a voltage (U1, U2) at the input (4.1; 4.2) of the circuit block (4) is in the form of DC or AC, multiple interrogation is carried out within a time interval of one to two network half-cycles, and the successively detected values are analysed by the microprocessor (1). This control device is suitable in particular for controlling an oil or gas burner which is operating continuously. <IMAGE>

Description

Die Erfindung betrifft eine Steuereinrichtung der im Oberbegriff des Anspruchs 1 genannten Art.The invention relates to a control device of the type mentioned in the preamble of claim 1.

Derartige Einrichtungen werden beispielsweise für die Steuerung und Überwachung des Brenners und der Zündeinrichtung von Öl- und Gasfeuerungen sowie zur Überwachung von Schaltern für Stellglieder wie Brennstoffventile und Lüftungsklappen verwendet, wobei der Mikroprozessor die über netzspannungsführende Meldeleitungen zugeführten Informationen auswertet und entsprechende Steuerbefehle absetzt. Insbesondere wegen der beim Einschaltvorgang und beim Betrieb von Öl- und Gasbrennern geforderten Sicherheit ist die Abschaltfähigkeit der Schalteinrichtungen, die sicherheitstechnisch kritische Lasten wie beispielsweise ein Brennstoffventil schalten, häufig zu überprüfen, um eine Fehlfunktion der Schalteinrichtung erkennen zu können, bevor eine gefährliche Situation entsteht.Devices of this type are used, for example, for controlling and monitoring the burner and the ignition device for oil and gas fires and for monitoring switches for actuators such as fuel valves and ventilation flaps, with the microprocessor evaluating the information supplied via line voltage-carrying signal lines and issuing corresponding control commands. In particular because of the safety required when switching on and when operating oil and gas burners, the switch-off capability of the switching devices that switch safety-critical loads such as a fuel valve must be checked frequently in order to be able to detect a malfunction of the switching device before a dangerous situation arises.

Aus der DE-PS 30 44 047 und der prioritätsälteren DE-PS 30 41 521 C2 ist eine Steuereinrichtung für Ölbrenner gemäss dem Oberbegriff des Anspruchs 1 bekannt, bei welcher Informationen über die Schaltzustände von Relais- und Sensorkontakten mittels Verstärker in einen Mikroprozessor übertragen werden. Die Schaltzustände der Relaiskontakte sind über netzspannungsführende Meldeleitungen je einem Verstärker zugeführt, der ausgangsseitig mit einem Eingang des Mikroprozessors verbunden ist, so dass dieser eine der Anzahl Verstärker entsprechende Anzahl Eingänge aufweisen muss. Zur galvanischen Trennung der Meldeleitungen und des Mikroprozessors sind Trennglieder wie z.B. Optokoppler oder Übertrager eingesetzt. Dabei ist ein Trennglied pro Signalspannung vorhanden. Der Mikroprozessor ist programmiert, eine Anzahl Prüfungen dahingehend durchzuführen, ob ein System mit geschalteten Verbrauchern tatsächlich in der richtigen Weise eine Einschaltphase durchläuft. Dazu werden vom Mikroprozessor Signale eingelesen und mit Sollwerten verglichen. Bei einem fehlerhaften Verbraucherzustand schaltet der Mikroprozessor die Verbraucher ab.From DE-PS 30 44 047 and the older DE-PS 30 41 521 C2 a control device for oil burners according to the preamble of claim 1 is known, in which information about the switching states of relay and sensor contacts are transmitted to a microprocessor by means of an amplifier. The switching states of the relay contacts are fed via signaling lines carrying line voltage to an amplifier which is connected on the output side to an input of the microprocessor, so that the microprocessor must have a number of inputs corresponding to the number of amplifiers. Isolators such as e.g. are used for the electrical isolation of the signal lines and the microprocessor. Optocoupler or transmitter used. There is one isolator per signal voltage. The microprocessor is programmed to perform a number of tests to determine whether a system with switched consumers is actually going through a switch-on phase in the correct way. For this purpose, signals are read in by the microprocessor and compared with setpoints. In the event of a faulty consumer status, the microprocessor switches the consumers off.

Weiter sind bei einer aus der DE-OS 41 37 204 bekannten Anordnung zur Überwachung von Wechselstromschaltern netzspannungsführende Meldeleitungen über Optokoppler mit einer Abfrageeinheit eines Wechselspannungsdetektors verbunden. Die Meldeleitungen sind hierbei über je einen Tiefpass, der aus einem Widerstand und einem mit diesem in Reihe geschalteten Kondensator besteht, an den Optokoppler angeschlossen. Über die Meldeleitungen werden die Schaltzustände der Wechselstromschalter abgefragt und gespeichert. In einer der Abfrageeinheit nachgeschalteten Auswerteeinheit werden die Schaltzustände mit einem Sollzustand - offen oder geschlossen - verglichen und danach ein Schalterzustandssignal gebildet, das mindestens eine Information - Fehler oder kein Fehler - gesamthaft für alle vorkommenden Wechselstromschalter enthält. Aus dem Schalterzustandssignal lässt sich nicht ermitteln, welcher Wechselstromschalter allenfalls nicht mehr abschaltbar ist, so dass eine einfache Anzeige zur Diagnose nicht möglich ist.Furthermore, in an arrangement known from DE-OS 41 37 204 for monitoring AC switches, mains voltage-carrying signal lines are connected via optocouplers to an interrogation unit of an AC voltage detector. The signal lines are each connected to the optocoupler via a low-pass filter, which consists of a resistor and a capacitor connected in series with it. The switching states of the AC switches are queried and saved via the signal lines. In an evaluation unit connected downstream of the interrogation unit, the switching states are compared with a target state - open or closed - and then a switch state signal is formed, which contains at least one piece of information - error or no error - in total for all AC switches that occur. From the switch status signal do not determine which AC switch can no longer be switched off, so that a simple display for diagnosis is not possible.

Als Trennglieder zur galvanischen Trennung des überwachten Systems vom Mikroprozessor werden beispielsweise Optokoppler eingesetzt. Optokoppleranwendungen dieser Art sind aus der Fachliteratur bekannt (TI Opto Kochbuch von 1975, ISBN 3 88078 000 5).Optocouplers, for example, are used as isolators for the electrical isolation of the monitored system from the microprocessor. Optocoupler applications of this type are known from the specialist literature (TI Opto Cookbook from 1975, ISBN 3 88078 000 5).

Den Optokopplern haftet allerdings der Nachteil an, dass sie nicht fehlersicher sind und eine im Vergleich zu anderen elektronischen Bauteilen erhöhte Ausfallrate haben, so dass sie in sicherheitstechnisch kritischen Anwendungsfällen auch in einem aktiven Betriebszustand auf eine Signalvortäuschung überprüft werden müssen. Weiter nimmt mit zunehmender Zahl der Optokoppler die elektromagnetische Verträglichkeit und damit die Zuverlässigkeit der Steuereinrichtung ab. Bei Systemen mit vielen netzspannungsführenden Meldeleitungen können hohe Kosten entstehen, solange pro Meldeleitung ein teures Trennelement wie ein Optokoppler oder Übertrager und ein Eingangspin am Mikroprozessor vorhanden sein muss.However, the optocouplers have the disadvantage that they are not fail-safe and have a higher failure rate compared to other electronic components, so that they have to be checked for a signal pretense even in an active operating state in safety-critical applications. Furthermore, the electromagnetic compatibility and thus the reliability of the control device decrease with an increasing number of optocouplers. Systems with many signal lines carrying mains voltage can incur high costs as long as an expensive isolating element such as an optocoupler or transmitter and an input pin on the microprocessor must be available per signal line.

Der Erfindung liegt die Aufgabe zugrunde, eine Steuereinrichtung mit einem Mikroprozessor gemäss dem Oberbegriff des Anspruchs 1 derart auszugestalten, dass sie die in der Form von Niederspannungssignalen anliegende Information über den Zustand von Schalteinrichtungen, die Lasten ein- oder ausschalten, auf einfache und zuverlässige Weise erfasst, aufbereitet und an den Mikroprozessor überträgt.The invention has for its object to design a control device with a microprocessor according to the preamble of claim 1 such that it detects the information in the form of low-voltage signals about the state of switching devices that switch loads on or off in a simple and reliable manner , processed and transmitted to the microprocessor.

Die genannte Aufgabe wird erfindungsgemäss gelöst durch die Merkmale des Anspruchs 1.According to the invention, the stated object is achieved by the features of claim 1.

Die Lösung der Aufgabe beruht auf dem Gedanken, die auf Meldeleitungen in der Form von analogen Niederspannungssignalen anliegende Information über die Zustände der Schalteinrichtungen einem Schaltungsblock parallel zuzuführen, die an den Eingängen des Schaltungsblockes anliegenden Spannungen zu bestimmten Zeitpunkten entsprechend einem vorbestimmten Spannungspegel als binäre Werte "0" oder "1" zu digitalisieren und diese Werte seriell an den Mikroprozessor zu übertragen. Als Schaltungsblock eignet sich insbesondere ein Schieberegister oder, bei vielen zu überwachenden Schalteinrichtungen, eine Anordnung mit mehreren Schieberegistern in Kaskade.The solution to the problem is based on the idea that the information about the states of the switching devices, which is present on signal lines in the form of analog low-voltage signals, is fed in parallel to a circuit block, and the voltages present at the inputs of the circuit block at certain times in accordance with a predetermined voltage level as binary values "0 "or" 1 "digitize and transfer these values serially to the microprocessor. A shift register is particularly suitable as a circuit block or, in the case of many switching devices to be monitored, an arrangement with a plurality of shift registers in cascade.

Für die technische Umsetzung dieses Gedankens stellen sich zwei Teilprobleme. Als erstes müssen die Meldeleitungen über Kopplungsglieder so mit dem Schaltungsblock verbunden sein, dass der Schaltungsblock auch bei Überspannungen nicht zerstört wird. Als zweites muss die Information über die Zustände der Schalteinrichtungen aus der Unterscheidung gewonnen werden, ob ein Niederspannungssignal gleich- oder wechselförmig ist. Die erste Teilaufgabe könnte dadurch gelöst werden, dass die Meldeleitungen über Widerstandsnetzwerke aus Widerständen, Kondensatoren und Dioden, welche sowohl Überspannungen als auch Überströme ableiten, an den Schaltungsblock angeschlossen sind. Bei der Erfindung ist als kostengünstige Lösung das Kopplungsglied auf einen einzigen hochohmigen Widerstand reduziert. Mittels einer Synchronisiereinrichtung könnte die Digitalisierung jeweils zu einem Zeitpunkt vorgenommen werden, bei dem die Amplitude einer Wechselspannung als logisch "1", die Amplitude einer Gleichspannung als logisch "0" erfasst wird. Bei der Erfindung erfolgen mehrere Digitalisierungen als Mehrfachabfragen innerhalb einer Zeitspanne von ein bis zwei Netzhalbwellen und einer Analyse der zeitlich nacheinander erfassten Werte, so dass eine Synchronisierung nicht erforderlich ist.There are two sub-problems for the technical implementation of this idea. First of all, the signal lines must be connected to the circuit block via coupling elements in such a way that the circuit block is not destroyed even in the event of overvoltages. Secondly, the information about the states of the switching devices must be obtained from the distinction as to whether a low-voltage signal is of the same or alternating shape. The first subtask could be solved in that the signal lines via resistor networks consisting of resistors, capacitors and diodes, which are both overvoltages also derive overcurrents connected to the circuit block. In the invention, the coupling element is reduced to a single high-resistance as a cost-effective solution. By means of a synchronization device, the digitization could be carried out at a point in time at which the amplitude of an AC voltage is recorded as logic "1" and the amplitude of a DC voltage as logic "0". In the invention, several digitizations are carried out as multiple queries within a period of one to two network half-waves and an analysis of the values recorded one after the other, so that synchronization is not necessary.

Aus den vorgenannten Lösungsmöglichkeiten zur Erfassung des Zustandes der Schalteinrichtungen ist mit der Erfindung eine Lösung gefunden, bei der ein Schaltungsaufbau mit einem Minimum an Bauteilen mit einer Betriebsweise kombiniert ist, bei der ein Teil der Aufgabe softwaremässig gelöst ist. Nachfolgend wird ein solches Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert.From the abovementioned possible solutions for detecting the state of the switching devices, the invention has found a solution in which a circuit structure with a minimum of components is combined with an operating mode in which part of the task is solved by software. Such an embodiment of the invention is explained in more detail below with reference to the drawing.

Es zeigen:

Fig. 1
ein Blockdiagramm einer Steuereinrichtung,
Fig. 2
Diagramme zur Veranschaulichung der Betriebsweise dieser Steuereinrichtung und
Fig. 3
eine Steuereinrichtung mit einem Testbaustein.
Show it:
Fig. 1
1 shows a block diagram of a control device,
Fig. 2
Diagrams to illustrate the operation of this control device and
Fig. 3
a control device with a test module.

Die Fig. 1 zeigt eine Steuereinrichtung, welche als Zeitgeber- und Steuerlogikeinrichtung einen Mikroprozessor 1 aufweist. Sie enthält weiter zwei Schalteinrichtungen 2.1 und 2.2, zwei Widerstände 3.1 und 3.2, einen Schaltungsblock 4 und eine Spannungsversorgungsschaltung 5. Der Ausgang der ersten Schalteinrichtung 2.1, die eine Last L1 an eine zwischen einer Phase P und einem Nullpunkt G liegende Netzspannung UPG schaltet, ist mit dem Eingang des ersten Widerstandes 3.1 verbunden, während der Ausgang der zweiten Schalteinrichtung 2.2, über die eine weitere Last L2 durch die Netzspannung UPG gespeist ist, am Eingang des zweiten Widerstandes 3.2 angeschlossen ist. Die Ausgänge der Widerstände 3.1 und 3.2 sind mit parallel angeordneten Eingängen 4.1 und 4.2 des Schaltungsblockes 4 verbunden zur Verarbeitung der Niederspannungssignale, die an den Abgriffen zwischen den Schalteinrichtungen 2.1 bzw. 2.2 und den Lasten L1 bzw. L2 anliegen. Der Schaltungsblock 4 ist gespeist von der Spannungsversorgungsschaltung 5. Weiter ist der Schaltungsblock 4 über zwei Steuerleitungen 6a und 6b sowie eine serielle Datenleitung 7 zur Übertragung der an den Eingängen 4.1 bis 4.2 vorhandenen Spannungspegel zum Mikroprozessor 1 mit diesem verbunden, wobei die Steuerleitungen 6a und 6b und die Datenleitung 7 je mit einem Verbindungsglied 8, 9 bzw. 10 versehen sind. Die Steuereinrichtung kann auch zur Steuerung von mehr als zwei Lasten ausgebildet sein, z.B. für n = 32 Lasten.1 shows a control device which has a microprocessor 1 as the timer and control logic device. It also contains two switching devices 2.1 and 2.2, two resistors 3.1 and 3.2, a circuit block 4 and a voltage supply circuit 5. The output of the first switching device 2.1, which switches a load L1 to a mains voltage U PG lying between a phase P and a zero point G, is connected to the input of the first resistor 3.1, while the output of the second switching device 2.2, via which a further load L2 is fed by the mains voltage U PG , is connected to the input of the second resistor 3.2. The outputs of the resistors 3.1 and 3.2 are connected to inputs 4.1 and 4.2 of the circuit block 4 arranged in parallel for processing the low-voltage signals which are present at the taps between the switching devices 2.1 and 2.2 and the loads L1 and L2. The circuit block 4 is fed by the voltage supply circuit 5. Furthermore, the circuit block 4 is connected to the microprocessor 1 via two control lines 6a and 6b and a serial data line 7 for transmitting the voltage levels present at the inputs 4.1 to 4.2, the control lines 6a and 6b and the data line 7 are each provided with a connecting element 8, 9 or 10. The control device can also be designed to control more than two loads, for example for n = 32 loads.

Der Mikroprozessor 1 ist durch ein Zeitprogramm dahingehend programmiert, während der Einschaltphase beispielsweise eines Gasbrenners mittels der Schalteinrichtungen 2.1 und 2.2 die Lasten L1 und L2 in einer bestimmten Reihenfolge ein- und auszuschalten und verschiedene Vorgänge wie z.B. die Bildung einer Flamme zu überwachen und gegebenenfalls die gesamte Anlage abzuschalten, so dass sich der Gasbrenner zu keinem Zeitpunkt in einer explosionsgefährdeten Situation befindet. Weiter führt der Mikroprozessor 1 im Dauerbetrieb ein Überwachungsprogramm zur Erkennung von Fehlzuständen der zu steuernden Anlage aus. Um den Zustand einer der Schalteinrichtungen 2.1 oder 2.2 - offen oder geschlossen - zu ermitteln, führt der Mikroprozessor 1 einen später noch zu erläuternden Prüfzyklus aus. Die Häufigkeit der Prüfzyklen richtet sich nach dem Verwendungszweck der Steuereinrichtung und den entsprechenden gesetzlichen Vorschriften oder Normen. So müssen Feuerungsautomaten, die der Norm EN 298 genügen, einen Fehler innerhalb einer Zeitdauer von drei Sekunden nach seinem Auftreten erkennen. Ein Prüfzyklus erfolgt deshalb typischerweise alle 200 Millisekunden. Auf diese Weise ist es möglich, den Zustand jeder der Schalteinrichtungen 2.1 und 2.2 auch dann innerhalb der vorgeschriebenen drei Sekunden zuverlässig zu erfassen, wenn sich der Zustand einer der Schalteinrichtungen 2.1 oder 2.2 während eines Prüfzyklusses gerade ändert.The microprocessor 1 is programmed by a time program to switch the loads L1 and L2 on and off in a specific sequence during the switch-on phase, for example of a gas burner, by means of the switching devices 2.1 and 2.2 and to carry out various processes such as e.g. monitor the formation of a flame and, if necessary, switch off the entire system so that the gas burner is never in a potentially explosive situation. In continuous operation, the microprocessor 1 also executes a monitoring program for the detection of faulty states of the system to be controlled. In order to determine the state of one of the switching devices 2.1 or 2.2 - open or closed - the microprocessor 1 executes a test cycle which will be explained later. The frequency of the test cycles depends on the intended use of the control device and the corresponding legal regulations or standards. Automatic burner controls that comply with the EN 298 standard must detect a fault within three seconds of their occurrence. A test cycle is therefore typically every 200 milliseconds. In this way it is possible to reliably detect the state of each of the switching devices 2.1 and 2.2 within the prescribed three seconds even if the state of one of the switching devices 2.1 or 2.2 is currently changing during a test cycle.

Die Spannungsversorgungsschaltung 5 weist eine Zenerdiode ZD und einen Widerstand R auf, die in Reihe zwischen der Phase P und dem Nullpunkt G des Niederspannungsnetzes geschaltet sind, wobei die Kathode der Zenerdiode ZD an der Phase P angeschlossen ist. Parallel zur Zenerdiode ZD sind in Reihe ein Kondensator C und eine weitere Diode D geschaltet, wobei die Kathode der Diode D mit der Anode der Zenerdiode ZD verbunden ist. Ein Anschluss Vdd des Schaltungsblockes 4 ist mit der Kathode der Zenerdiode ZD, ein Anschluss GND des Schaltungsblockes 4 mit der Anode der Diode D verbunden, wodurch der Anschluss GND mit dem Minuspol und der Anschluss Vdd mit dem Pluspol der Spannungsversorgungsschaltung 5 verbunden ist.The voltage supply circuit 5 has a Zener diode ZD and a resistor R, which are connected in series between the phase P and the zero point G of the low-voltage network, the cathode of the Zener diode ZD being connected to the phase P. A capacitor C and a further diode D are connected in series with the Zener diode ZD, the cathode of the diode D being connected to the anode of the Zener diode ZD. A connection Vdd of the circuit block 4 is connected to the cathode of the Zener diode ZD, a connection GND of the circuit block 4 to the anode of the diode D, whereby the connection GND is connected to the negative pole and the connection Vdd to the positive pole of the voltage supply circuit 5.

Der Schaltungsblock 4 enthält einen Schaltungsteil 11 mit Paralleleingängen 11.1 und 11.2, die mit den Eingängen 4.1 bzw. 4.2 verbunden sind. Der Schaltungsteil 11 hat die Aufgabe, die an den Eingängen 11.1 und 11.2 vorhandenen Spannungspegel zu digitalisieren und in einen seriellen Datenstrom zur Übertragung an den Mikroprozessor 1 über die Datenleitung 7 zu wandeln. Aus diesem Grund sind die Eingänge 11.1 und 11.2 sehr hochohmig mit Werten, die typischerweise im GΩ Bereich liegen. Der Schaltungsteil 11 ist als Schieberegister verwirklicht und ist über nur zwei Steuereingänge steuerbar. Mit der ersten Steuerleitung 6a wird das Schieberegister entsprechend einem Steuerpegel "0" oder "1" dazu gebracht, beim nächsten über die zweite Steuerleitung 6b geschickten Impuls die an seinen Eingängen 11.1 und 11.2 anliegenden Spannungspegel als Werte "0" oder "1" zu digitalisieren und in seine Register einzulesen bzw. den Inhalt der Register um eine Stelle in Richtung des seriellen Ausganges zu schieben, so dass nach n = 2 Impulsen alle parallel eingelesenen Werte über die serielle Datenleitung 7 an den Mikroprozessor 1 übertragen sind. Jeder der Eingänge 4.1 und 4.2 des Schaltungsblockes 4 ist über zwei Schutzdioden D1S.1 und D2S.1 bzw. D1S.2 und D2S.2 mit dem Anschluss Vdd bzw. mit dem Anschluss GND verbunden, wobei die Kathoden der Schutzdioden D1S.1 und D1S.2 am Anschluss Vdd und die Anoden der Schutzdioden D2S.1 und D2S.2 am Anschluss GND angeschlossen sind. Diese Schutzdioden dienen der Ableitung von Überspannungen, um eine Zerstörung des Schaltungsteils 11 zu verhindern. Bei integrierten Schaltungen wie z.B. CMOS sind in der Regel alle Eingänge standardmässig so ausgerüstet, so dass als gesamter Schaltungsblock 4 insbesondere ein käufliches, mit Schutzdioden versehenes Schieberegister verwendbar ist.The circuit block 4 contains a circuit part 11 with parallel inputs 11.1 and 11.2, which are connected to the inputs 4.1 and 4.2, respectively. The circuit part 11 has the task of digitizing the voltage levels present at the inputs 11.1 and 11.2 and converting them into a serial data stream for transmission to the microprocessor 1 via the data line 7. For this reason, inputs 11.1 and 11.2 are very high-impedance with values that are typically in the GΩ range. The circuit part 11 is implemented as a shift register and can be controlled via only two control inputs. With the first control line 6a, the shift register corresponding to a control level "0" or "1" is caused to digitize the voltage level present at its inputs 11.1 and 11.2 as values "0" or "1" at the next pulse sent via the second control line 6b and read into its registers or the contents of the registers one position in the direction of the serial Output to shift so that after n = 2 pulses all values read in parallel are transmitted to the microprocessor 1 via the serial data line 7. Each of the inputs 4.1 and 4.2 of the circuit block 4 is connected via two protective diodes D1S.1 and D2S.1 or D1S.2 and D2S.2 to the connection Vdd or to the connection GND, the cathodes of the protection diodes D1S.1 and D1S.2 are connected to the Vdd connection and the anodes of the protective diodes D2S.1 and D2S.2 are connected to the GND connection. These protective diodes are used to discharge overvoltages in order to prevent the circuit part 11 from being destroyed. In the case of integrated circuits such as CMOS, as a rule, all inputs are equipped as standard, so that in particular a commercially available shift register provided with protective diodes can be used as the entire circuit block 4.

Die Widerstände 3.1 und 3.2 sind als Kopplungsglieder eingesetzt und sind in ihrem Wert von typisch 5 MΩ so bemessen, dass die Steuereinrichtung bei verschiedenen Niederspannungsnetzen mit 115 V oder 230 V wie auch bei Kleinspannungsnetzen mit beispielsweise 24 V einsetzbar ist und dass die Schutzdioden D1S.1, D1S.2, D2S.1 und D2S.2 bei einer der Netzspannung UPG überlagerten Spannungsspitze von viertausend Volt nicht zerstört werden.The resistors 3.1 and 3.2 are used as coupling elements and are typically 5 MΩ sized so that the control device can be used in various low-voltage networks with 115 V or 230 V as well as in low-voltage networks with 24 V, for example, and that the protective diodes D1S.1 , D1S.2, D2S.1 and D2S.2 with a voltage peak of four thousand volts superimposed on the mains voltage U PG cannot be destroyed.

Diese Steuereinrichtung arbeitet im Betrieb wie folgt:
Bei offenem Zustand der Schalteinrichtung 2.1, wie er in der Fig. 1 dargestellt ist, fliesst während der positiven Halbwelle der Netzspannung UPG ein Strom von der Phase P über den Kondensator C, den Anschluss GND, die Schutzdiode D2S.1, den Eingang 4.1, den Widerstand 3.1 und die Last L1 zum Nullpunkt G. Während der negativen Halbwelle fliesst ein Strom vom Nullpunkt G über die Last L1, den Widerstand 3.1, den Eingang 4.1, die Schutzdiode D1S.1 und den Anschluss Vdd zur Phase P. Der Schaltungsblock 4 ist von der Spannungsversorgungsschaltung 5 so gespeist, dass die Spannungsdifferenz zwischen den Anschlüssen Vdd und GND dank des Kondensators C im zeitlichen Mittel annähernd der Zenerspannung der Zenerdiode ZD entspricht. Fliesst ein Strom durch eine der Schutzdioden D1S.1 oder D2S.1, dann entspricht der Spannungsabfall über diesen Dioden etwa deren Durchlassspannung UD. Die Spannung am Eingang 4.1 bezüglich der Spannung am Anschluss GND beträgt somit während der positiven Halbwelle der Netzspannung UPG etwa -UD, während der negativen Halbwelle Vdd - UD, ausser in der Nähe der Nulldurchgänge.This control device works as follows:
When the switching device 2.1 is open, as shown in FIG. 1, a current flows from the phase P via the capacitor C, the connection GND, the protective diode D2S.1, the input 4.1 during the positive half-wave of the mains voltage U PG , the resistor 3.1 and the load L1 to the zero point G. During the negative half-wave, a current flows from the zero point G via the load L1, the resistor 3.1, the input 4.1, the protective diode D1S.1 and the connection Vdd to the phase P. The circuit block 4 is fed by the voltage supply circuit 5 in such a way that the voltage difference between the connections Vdd and GND, thanks to the capacitor C, approximately corresponds on average over time to the Zener voltage of the Zener diode ZD. If a current flows through one of the protective diodes D1S.1 or D2S.1, then the voltage drop across these diodes corresponds approximately to their forward voltage U D. The voltage at input 4.1 with respect to the voltage at connection GND is thus approximately -U D during the positive half-wave of mains voltage U PG , during the negative half-wave Vdd - U D , except in the vicinity of the zero crossings.

Bei offenem Zustand der Schalteinrichtung 2.2, wie er in der Fig. 1 dargestellt ist, ist der Eingang 4.2 über den Widerstand 3.2 mit dem Pluspol Vdd der Spannungsversorgungsschaltung 5 verbunden und liegt deshalb immer auf dem Potential Vdd.When the switching device 2.2 is open, as shown in FIG. 1, the input 4.2 is connected via the resistor 3.2 to the positive pole Vdd of the voltage supply circuit 5 and is therefore always at the potential Vdd.

Im beschriebenen Beispiel ist der Spannungsverlauf U₁ am Eingang 4.1 also wechselförmig, der Spannungsverlauf U₂ am Eingang 4.2 gleichförmig. Der Prüfzyklus zur Bestimmung des Zustandes der Schalteinrichtungen 2.1 und 2.2 besteht nun darin, den zeitlichen Verlauf der Spannungen U₁ und U₂ während einer Zeitspanne von typisch ein bis zwei Halbwellen der Netzspannung UPG zu erfassen und dann auszuwerten.In the example described, the voltage curve U 1 at the input 4.1 is therefore alternating, the voltage curve U 2 at the input 4.2 is uniform. The test cycle for determining the state of the switching devices 2.1 and 2.2 now consists in the time course of the To detect voltages U₁ and U₂ during a period of typically one to two half-waves of the mains voltage U PG and then evaluate them.

In der Fig. 2 sind der zeitliche Verlauf der Netzspannung UPG, der Spannungen U₁ und U₂ an den Eingängen 4.1 bzw. 4.2, der Abfragetakt Ucl des Mikroprozessors 1 sowie die entsprechend einem vorgegebenen Spannungspegel, der beispielsweise in der Mitte der Pegel der Anschlüsse GND und Vdd des Schaltungsblockes 4 liegt, als Zahlen "0" oder "1" binär digitalisierten Werte U1,dig und U2,dig dargestellt. Der Abfragetakt Ucl des Mikroprozessors 1 ist höher als die Frequenz der Netzspannung UPG gewählt, beispielsweise um einen Faktor zehn. Der erste Teil des Prüfzyklusses besteht darin, dass der Mikroprozessor 1 mittels des Schaltungsteils 11 die Pegel der Spannungen U₁ und U₂ zu k vorbestimmten Zeitpunkten t₁, t₂ bis tk als binäre Zahlen "0" oder "1" erfassen und übertragen lässt, wobei die Zeitspanne tk - t₁ länger als eine Netzhalbwelle ist. Die Folge F₁ der Zahlen U1,dig(t₁), U1,dig(t₂),... U1,dig(tk) enthält sowohl Werte "0" wie Werte "1", die Folge F₂ der Zahlen U2,dig(t₁), U2,dig(t₂),...U2,dig(tk) enthält nur Werte "1". Im zweiten Teil des Prüfzyklusses führt der Mikroprozessor 1 eine geeignete Analyse der Folgen F₁ und F₂ durch und bestimmt daraus den Zustand der Schalteinrichtungen 2.1 und 2.2.In Fig. 2 are the time course of the mains voltage U PG , the voltages U₁ and U₂ at the inputs 4.1 and 4.2, the polling clock U cl of the microprocessor 1 and the corresponding to a predetermined voltage level, for example in the middle of the level of the connections GND and Vdd of the circuit block 4 is represented as numbers "0" or "1" binary digitized values U 1, dig and U 2, dig . The interrogation clock U cl of the microprocessor 1 is selected to be higher than the frequency of the mains voltage U PG , for example by a factor of ten. The first part of the test cycle is that the microprocessor 1 by means of the circuit part 11, the levels of the voltages U₁ and U₂ at k predetermined times t₁, t₂ to t k as binary numbers "0" or "1" can be detected and transmitted, the Time period t k - t 1 is longer than a network half-wave. The sequence F₁ of the numbers U 1, dig (t₁), U 1, dig (t₂), ... U 1, dig (t k ) contains both values "0" and values "1", the sequence F₂ of the numbers U. 2, dig (t₁), U 2, dig (t₂), ... U 2, dig (t k ) contains only values "1". In the second part of the test cycle, the microprocessor 1 carries out a suitable analysis of the sequences F 1 and F 2 and determines the state of the switching devices 2.1 and 2.2.

Wenn der Abfragetakt Ucl um einen Faktor zehn höher ist als die Netzfrequenz, dann ergibt eine einfache Summation der Folgen F₁ und F₂ über zehn aufeinanderfolgende Zahlen im Mittel einen Wert "5" für die Folge F₁ und damit für die offene Schalteinrichtung 2.1, und einen Wert "10" für die Folge F₂ und damit für die geschlossene Schalteinrichtung 2.2, womit der Zustand der Schalteinrichtungen 2.1 und 2.2 aus dem Summationswert der zugehörigen Folge F₁ bzw. F₂ erkennbar ist.If the polling clock U cl is a factor of ten higher than the mains frequency, then a simple summation of the sequences F 1 and F 2 over ten successive numbers averages a value "5" for the sequence F 1 and thus for the open switching device 2.1, and one Value "10" for the sequence F₂ and thus for the closed switching device 2.2, whereby the state of the switching devices 2.1 and 2.2 can be seen from the summation value of the associated sequence F₁ or F₂.

Netzstörungen während einer Abfrage können dazu führen, dass ein oder mehrere Werte der Folgen F₁ oder F₂ einen anderen Wert haben als bei einer Abfrage ohne Störung. Auch eine zufällige Abfrage während eines Nulldurchganges der Netzspannung UPG kann zu einem falschen Wert führen. Als Summationswert können deshalb alle numerischen Werte zwischen "0" und "10" entstehen. Der Mikroprozessor 1 ist dahingehend programmiert, Werte "9" und "10" als Zustand geschlossen, Werte "3", "4", "5", "6" oder "7" als Zustand offen und Werte "0" oder "1" als Fehler der Steuereinrichtung, der nicht auftreten sollte, zu interpretieren. Beim Auftreten eines Wertes "2" oder "8" wiederholt der Mikroprozessor 1 die Abfrage.Network faults during a query can lead to one or more values of the sequences F 1 or F 2 having a different value than in the case of a query without a fault. A random query during a zero crossing of the mains voltage U PG can also lead to an incorrect value. All numerical values between "0" and "10" can therefore arise as a summation value. The microprocessor 1 is programmed to have values "9" and "10" as closed states, values "3", "4", "5", "6" or "7" as open states and values "0" or "1""to be interpreted as an error of the control device which should not occur. If a value "2" or "8" occurs, the microprocessor 1 repeats the query.

Der Mikroprozessor 1 kann auch einen zeitlich kürzeren Prüfzyklus ausführen, bei dem die Zeitspanne zwischen der ersten Abfrage zur Zeit t₁ und der letzten Abfrage zur Zeit tk etwas länger als die Dauer einer Netzhalbwelle ist. Der Summationswert der Folge F₁ unterliegt dann bereits ohne Störungen einer Wahrscheinlichkeitsverteilung, kann aber weder den Wert "1" noch den Wert "k" annehmen, da mindestens die Abfrage zur Zeit tk in eine andere Netzhalbwelle als die Abfrage zur Zeit t₁ fällt. Der Summationswert der Folge F₂ hat den Wert "k". Der Mikroprozessor 1 interpretiert dann einen Wert "k" als Zustand geschlossen, einen Wert im Bereich "1" bis "k-1" als Zustand offen und einen Wert "0" als Fehler. Fallen zwei Abfragezeitpunkte in verschiedene Netzhalbwellen, dann kann der Summationswert der Folge F₁ die Werte "1", "2", "k-1" und "k" nicht annehmen. Die Wahrscheinlichkeitsverteilung für den Summationswert der Folge F₁ wird schmaler mit zunehmender Zahl der Abfragezeitpunkte, die in verschiedene Netzhalbwellen fallen, wodurch die Anfälligkeit gegenüber Störungen abnimmt, da die möglichen Summationswerte für die Folgen F₁ und F₂ auch noch beim Auftreten von Störungen verschieden sind.The microprocessor 1 can also perform a shorter test cycle, in which the time period between the first query at time t 1 and the last query at time t k is slightly longer than the duration of a network half-wave. The summation value of the sequence F 1 is then subject to a probability distribution without interference, but cannot assume the value "1" or the value "k" since at least the query at time t k falls into a different network half-wave than the query at time t 1. The summation value of the sequence F₂ has the value "k". The microprocessor 1 then interprets a value "k" as a closed state, a value in the range "1" to "k-1" as an open state and a value "0" as an error. If two interrogation times fall in different network half-waves, then the summation value of the sequence F 1 cannot assume the values "1", "2", "k-1" and "k". The probability distribution for the summation value of the sequence F 1 becomes narrower with an increasing number of query times which fall into different network half-waves, as a result of which the susceptibility to faults decreases, since the possible summation values for the sequences F 1 and F 2 are also different when faults occur.

Der kürzeste Prüfzyklus, der im ungünstigsten Fall etwas länger als eine Netzhalbwelle dauert, ergibt sich dann, wenn der Mikroprozessor 1 den Zustand der Schalteinrichtungen 2.1 und 2.2 bestimmt, sobald entweder der zum Zeitpunkt ti erfasste Wert U1,dig (ti) verschieden vom vorhergehenden Wert U1,dig (ti-1) oder der Wert U2,dig (ti) verschieden vom vorhergehenden Wert U2,dig (ti-1) ist oder sobald die Zeitspanne zwischen der ersten Abfrage zur Zeit t₁ und der letzten Abfrage zur Zeit ti länger als die Zeitdauer einer Netzhalbwelle ist. Der Zustand der Schalteinrichtungen 2.1 und 2.2 bestimmt sich dann daraus, ob die zwei letzten erfassten Zahlenwerte U1,dig (ti-1) und U1,dig (ti) bzw. U2,dig (ti-1) und U2,dig (ti) verschieden oder beide "1" sind, als offen bzw. geschlossen. Der Gewinn an Schnelligkeit geht jedoch einher mit einer Zunahme der Anfälligkeit gegenüber Störungen auf dem Netz.The shortest test cycle, which in the worst case takes a little longer than a network half-wave, results when the microprocessor 1 determines the state of the switching devices 2.1 and 2.2 as soon as either the value U 1, dig (t i ) recorded at the time t i differs from the previous value U 1, dig (t i-1 ) or the value U 2, dig (t i ) is different from the previous value U 2, dig (t i-1 ) or as soon as the time period between the first query at time t 1 and the last query at time t i is longer than the duration of a network half-wave. The state of the switching devices 2.1 and 2.2 is then determined from whether the two last recorded numerical values U 1, dig (t i-1 ) and U 1, dig (t i ) or U 2, dig (t i-1 ) and U 2, dig (t i ) are different or both are "1", as open or closed. However, the gain in speed goes hand in hand with an increase in susceptibility to interference on the Internet.

Die beschriebene Steuereinrichtung ermöglicht die Verwendung eines Mikroprozessors 1 mit einer Anzahl Eingängen, die unabhängig von der Zahl m der zu steuernden Lasten L1 bis Lm ist, so dass ein Mikroprozessor 1 verwendbar ist, dessen Anzahl Eingänge wesentlich kleiner als die Zahl m der zu steuernden Lasten L1 bis Lm sein kann. Die Ausnutzung der in integrierten Schaltungen ohnehin standardmässig eingebauten Schutzdioden D1S.1 und D2S.1 bis D1S.2 bzw. D2S.2 zur Informationsgewinnung über den Zustand der Schafeinrichtungen 2.1 und 2.2 bietet durch die Erzeugung dynamischer Signale bereits ohne Erweiterung mit Testelementen und dazugehörigen Prüfverfahren ein hohes Mass an Sicherheit, da im sicherheitstechnisch bedeutungsvolleren Fall des offenen Zustandes einer der Schalteinrichtungen 2.1 oder 2.2 logische Werte "0" und "1" vorhanden sein müssen.The control device described enables the use of a microprocessor 1 with a number of inputs which is independent of the number m of the loads L1 to Lm to be controlled, so that a microprocessor 1 can be used whose number of inputs is significantly smaller than the number m of the loads to be controlled L1 to Lm can be. The use of the protective diodes D1S.1 and D2S.1 to D1S.2 and D2S.2, which are installed as standard in integrated circuits, to obtain information about the state of the sheep devices 2.1 and 2.2, by generating dynamic signals without the addition of test elements and associated test methods a high degree of security, since in the more safety-relevant case of the open state of one of the switching devices 2.1 or 2.2, logical values "0" and "1" must be present.

Die vorgeschlagene Steuereinrichtung zeichnet sich weiter dank der Möglichkeit der Verwendung standardisierter Bauelemente durch einen kostengünstigen Aufbau aus. Die Anzahl der Bauteile umfasst ein Minimum, was zu weniger Ausfällen führt und eine erhöhte Zuverlässigkeit ergibt. Die Auswertung der in der Form von Niederspannungssignalen anfallenden Information erfolgt vollständig durch den Mikroprozessor 1, wobei das Verfahren keine besondere zeitliche Synchronisierung zwischen dem Mikroprozessor 1 und einem anderen Bauelement der Steuereinrichtung erfordert. Diese Softwarelösung ermöglicht eine sehr einfache Erfassung bestimmter physikalisch vorliegender Informationen und die Bestimmung der gewünschten Information über den Zustand der Schalteinrichtungen durch ein kleines Programm, das in einem Speicher abgelegt ist. Der Schaltungsblock 4 benötigt insbesondere keine Mittel irgendwelcher Art wie beispielsweise Nullpunktsdetektoren, Integratoren oder Mittelwertbildner, etc. zur Datenanalyse oder Datenaufbereitung. Der Schaltungsblock 4 ist mit Vorteil verwirklichbar durch ein Schieberegister mit beispielsweise n=8 Paralleleingängen, die mit Schutzdioden versehen sind, wie es in Millionenstückzahlen hergestellt wird. Bei einem Fehlverhalten einer der Schalteinrichtungen 2.1 oder 2.2 ist eine einfache Anzeige möglich, da die Information über den Zustand jeder der Schalteinrichtungen 2.1 und 2.2 im Mikroprozessor 1 vorhanden und mit einfachen Mitteln, z.B. mit Leuchtdioden oder einem LCD Display, anzeigbar ist.The proposed control device is further characterized by the possibility of using standardized components through an inexpensive construction. The number of components includes a minimum, which leads to fewer failures and increased reliability. The evaluation of the information obtained in the form of low-voltage signals is carried out entirely by the microprocessor 1, the method not requiring any particular time synchronization between the microprocessor 1 and another component of the control device. This software solution enables one very simple acquisition of certain physically available information and the determination of the desired information about the state of the switching devices by means of a small program which is stored in a memory. Circuit block 4 in particular requires no means of any kind, such as zero point detectors, integrators or averaging devices, etc., for data analysis or data preparation. The circuit block 4 can advantageously be realized by a shift register with, for example, n = 8 parallel inputs, which are provided with protective diodes, as is produced in millions. If one of the switching devices 2.1 or 2.2 malfunctions, a simple display is possible since the information about the state of each of the switching devices 2.1 and 2.2 is present in the microprocessor 1 and can be displayed using simple means, for example with light-emitting diodes or an LCD display.

Die elektrische Speisung des Mikroprozessors 1 kann auf verschiedene Weise erfolgen. Sie hängt ab vom Verwendungszweck der Steuereinrichtung. Im einfachsten Fall ist der Mikroprozessor 1 ebenfalls von der Spannungsversorgungsschaltung 5 gespeist und der Schaltungsblock 4 ist über die Leitungen 6a, 6b und 7 ohne die Verbindungsglieder 8, 9 und 10 direkt mit dem Mikroprozessor 1 verbunden. Es kann in einem solchen Fall wirtschaftlich sein, einige der Eingänge des Mikroprozessors 1, die mit entsprechenden Schutzdioden versehen sein müssen, als Schaltungsblock 4 zu benützen und die Widerstände 3.1 und 3.2 direkt an die Eingänge des Mikroprozessors 1 anzuschliessen.The electrical supply of the microprocessor 1 can take place in various ways. It depends on the purpose of the control device. In the simplest case, the microprocessor 1 is also fed by the voltage supply circuit 5 and the circuit block 4 is connected directly to the microprocessor 1 via the lines 6a, 6b and 7 without the connecting elements 8, 9 and 10. In such a case, it can be economical to use some of the inputs of the microprocessor 1, which must be provided with appropriate protective diodes, as a circuit block 4 and to connect the resistors 3.1 and 3.2 directly to the inputs of the microprocessor 1.

Bei Steuereinrichtungen, bei denen der Mikroprozessor 1 aus Gründen der Sicherheit galvanisch von der Netzspannung UPG getrennt sein muss, weil z.B. ein Temperaturfühler am Mikroprozessor 1 angeschlossen ist, sind die Verbindungsglieder 8, 9 und 10 als galvanische Trennglieder ausgeführt. Für die Steuereinrichtung ergeben sich weitere Vorteile bezüglich der Zuverlässigkeit, der elektromagnetischen Verträglichkeit und der Kosten dadurch, dass der Mikroprozessor 1 mit nur wenigen galvanischen Trenngliedern 8, 9 und 10 vom Schaltungsblock 4 und damit auch von der Netzspannung UPG trennbar ist, so dass auch die Zahl der galvanischen Trennglieder wesentlich kleiner als die Zahl m der Lasten L1 bis Lm sein kann.In control devices in which the microprocessor 1 must be galvanically isolated from the mains voltage U PG for reasons of safety, for example because a temperature sensor is connected to the microprocessor 1, the connecting links 8, 9 and 10 are designed as galvanic isolating links. For the control device, there are further advantages in terms of reliability, electromagnetic compatibility and costs in that the microprocessor 1 can be separated from the circuit block 4 and thus also from the mains voltage U PG with only a few galvanic isolators 8, 9 and 10, so that also the number of galvanic isolators can be significantly smaller than the number m of loads L1 to Lm.

Die Fig. 3 zeigt eine Weiterentwicklung einer Einrichtung zur Steuerung von bis zu n=8 Schalteinrichtungen 2.1 bis 2.8, die um einen Testbaustein 12 erweitert ist zur Erfassung von Eingangskopplungsfehlern oder Hardwarefehlern des Schaltungsblockes 4, der in der Form eines Schieberegisters verwirklicht ist. Ein Eingangskopplungsfehler tritt beispielsweise dann auf, wenn der am Eingang 4.2 eingelesene Wert nicht nur vom Spannungspegel am Eingang 4.2, sondern auch noch von dem an einem anderen Eingang, z.B. 4.5, anliegenden Spannungspegel abhängt. Von einem Hardwarefehler spricht man, wenn der eingelesene Wert eines Einganges unabhängig vom anliegenden Spannungspegel immer als logisch "0" (stack at zero) oder logisch "1" (stack at one) erscheint.3 shows a further development of a device for the control of up to n = 8 switching devices 2.1 to 2.8, which is expanded by a test module 12 for detecting input coupling errors or hardware errors of the circuit block 4, which is implemented in the form of a shift register. An input coupling error occurs, for example, when the value read in at input 4.2 depends not only on the voltage level at input 4.2, but also on the voltage level at another input, for example 4.5. One speaks of a hardware error if the read value of an input always as logic "0" regardless of the applied voltage level. (stack at zero) or logical "1" (stack at one) appears.

Der Testbaustein 12 verfügt über einen seriellen Dateneingang, einen Takteingang und einen den Zustand seiner Parallelausgänge 12.1 bis 12.8 steuernden Eingang, die über Leitungen 13, 14 bzw. 15 mit dem Mikroprozessor 1 verbunden sind. Die Parallelausgänge 12.1 bis 12.8 sind über Leitungen 16 mit den Eingängen 4.1 bis 4.8 des Schieberegisters 4 verbunden. Sie sind in einen der Fachwelt unter dem Begriff tristate bekannten Zustand schaltbar, in welchem sie hochohmig sind und den Zustand der Leitungen 16 nicht beeinflussen (z.B. U. Tietze und Ch. Schenk, Halbleiterschaltungstechnik, 5. Auflage, Springer Verlag Berlin Heidelberg New York, ISBN 3-540-09848-8). Der Testbaustein 12 ist mit Vorteil durch ein zweites Schieberegister gebildet und auf die gleiche Weise wie das Schieberegister 4 an der Spannungsversorgungsschaltung 5 angeschlossen. Die Eingänge 4.1 bis 4.8 des Schieberegisters 4 sind weiterhin mit den Ausgängen der Widerstände 3.1 bis 3.8 verbunden, wobei der Übersichtlichkeit wegen nur die Schalteinrichtung 2.1 und der Widerstand 3.1 gezeichnet sind.The test module 12 has a serial data input, a clock input and an input controlling the state of its parallel outputs 12.1 to 12.8, which are connected to the microprocessor 1 via lines 13, 14 and 15. The parallel outputs 12.1 to 12.8 are connected via lines 16 to the inputs 4.1 to 4.8 of the shift register 4. They can be switched into a state known to the specialist under the term tristate, in which they are high-impedance and do not influence the state of the lines 16 (for example U. Tietze and Ch. Schenk, semiconductor circuit technology, 5th edition, Springer Verlag Berlin Heidelberg New York, ISBN 3-540-09848-8). The test module 12 is advantageously formed by a second shift register and connected to the voltage supply circuit 5 in the same way as the shift register 4. The inputs 4.1 to 4.8 of the shift register 4 are still connected to the outputs of the resistors 3.1 to 3.8, only the switching device 2.1 and the resistor 3.1 being drawn for the sake of clarity.

Die beschriebene Einrichtung arbeitet wie folgt:
Im Normalbetrieb befinden sich die Ausgänge 12.1 bis 12.8 des Testbausteins 12 im tristate-Zustand und beeinflussen die Spannungen U₁ bis U₈ an den Eingängen 4.1 bis 4.8 nicht. Zur Überprüfung der Zuverlässigkeit der Datenerfassung mittels des Schaltungsblocks 4 führt der Mikroprozessor 1 zu bestimmten Zeitpunkten einen Testzyklus durch. Der Testzyklus besteht darin, dass der Mikroprozessor 1 ein Testmuster, das aus acht binären Werten "0" oder "1" besteht, über die serielle Leitung 13 zum Testbaustein 12 sendet. Nach der Übertragung stehen diese Werte an den Ausgängen 12.1 bis 12.8 zur Verfügung, sobald der Mikroprozessor 1 die Ausgänge 12.1 bis 12.8 über die Steuerleitung 15 in den leitenden Zustand setzt, so dass Spannungspegel U₁ bis U₈ mit Werten Vdd oder GND entsprechend dem vorgängig gesendeten Testmuster an den Eingängen 4.1 bis 4.8 des Schieberegisters 4 anliegen. Der Mikroprozessor 1 sendet nun weitere Befehle an das Schieberegister 4 zur Erfassung der an seinen Eingängen 4.1 bis 4.8 anliegenden Spannungspegel U₁ bis U₈ als binäre Werte und zur Übertragung an ihn, worauf er die zurückgemeldeten binären Werte mit dem abgeschickten Testmuster vergleicht. Der Mikroprozessor 1 ist dahingehend programmiert, eine Anzahl ausgewählter Testmuster zum Testbaustein 12 zu senden und über das Schieberegister 4 wieder einzulesen, so dass sowohl Eingangskopplungsfehler wie auch Hardwarefehler erkennbar sind. Zur Vermeidung eines Fehlers durch Verlust der tristate-Fähigkeit des Testbausteins 12 wird ein Testzyklus damit beendet, dass in die Register des Testbausteins 12 Werte "0" geschrieben werden. Zur Durchführung dieses Testvorganges spielt es keine Rolle, ob die Schalteinrichtungen 2.1 bis 2.8 offen oder geschlossen sind. Bei Bedarf können die Steuerleitungen 13, 14 und 15 mit galvanischen Trenngliedern versehen sein.The described device works as follows:
In normal operation, the outputs 12.1 to 12.8 of the test module 12 are in the tristate state and do not influence the voltages U₁ to U₈ at the inputs 4.1 to 4.8. In order to check the reliability of the data acquisition by means of the circuit block 4, the microprocessor 1 carries out a test cycle at certain times. The test cycle consists in the microprocessor 1 sending a test pattern, which consists of eight binary values "0" or "1", to the test module 12 via the serial line 13. After the transmission, these values are available at the outputs 12.1 to 12.8 as soon as the microprocessor 1 sets the outputs 12.1 to 12.8 in the conductive state via the control line 15, so that voltage levels U₁ to U₈ with values Vdd or GND in accordance with the previously sent test pattern are applied to the inputs 4.1 to 4.8 of the shift register 4. The microprocessor 1 now sends further commands to the shift register 4 for detecting the voltage levels U₁ to U1 applied to its inputs 4.1 to 4.8 as binary values and for transmission to it, whereupon it compares the reported binary values with the sent test pattern. The microprocessor 1 is programmed to send a number of selected test patterns to the test module 12 and to read them in again via the shift register 4, so that both input coupling errors and hardware errors can be identified. To avoid an error due to the loss of the tristate capability of the test module 12, a test cycle is ended by writing values "0" into the registers of the test module 12. To carry out this test process, it does not matter whether the switching devices 2.1 to 2.8 are open or closed. If necessary, the control lines 13, 14 and 15 can be provided with galvanic isolators.

Der Mikroprozessor 1 kann auch dahingehend programmiert sein, bei der Durchführung jedes Prüfzyklusses zur Ermittlung des Zustandes der Schalteinrichtungen 2.1 bis 2.8 auch einen Testzyklus durchzuführen, der aus einem einzigen Testmuster besteht, wobei das Testmuster von Testzyklus zu Testzyklus verschieden ist.The microprocessor 1 can also be programmed to perform a test cycle, which consists of a single test pattern, during the execution of each test cycle to determine the state of the switching devices 2.1 to 2.8, the test pattern being different from test cycle to test cycle.

Claims (10)

Steuereinrichtung, welche als Zeitgeber- und Steuerlogikeinrichtung einen Mikroprozessor (1) aufweist zur Betätigung mehrerer Schalteinrichtungen (2.1; 2.2) nach einem Zeitprogramm, wobei die Schalteinrichtungen (2.1; 2.2) die Stromzufuhr zu Lasten (L1; L2) steuern, die in einem Niederspannungsnetz zwischen einer Phase (P) und einem Nullpunkt (G) in Reihe zu den Schalteinrichtungen (2.1; 2.2) anschliessbar sind, und welche einen Schaltungsblock (4) aufweist, der eingangsseitig über parallel angeordnete, der Erfassung des Zustandes der Schalteinrichtungen (2.1; 2.2) - offen oder geschlossen - dienende Meldeleitungen mit im Strompfad zwischen den Schalteinrichtungen (2.1; 2.2) und den zugehörigen Lasten (L1; L2) angeordneten Abgriffen und ausgangsseitig mit dem Mikroprozessor (1) elektrisch verbunden ist, dadurch gekennzeichnet, dass die Meldeleitungen einen einzigen Widerstand (3.1; 3.2) aufweisen, dass eine Spannungsversorgungsschaltung (5) zur Speisung des Schaltungsblockes (4) aus der Phase (P) des Niederspannungsnetzes vorhanden ist, so dass bei offenem Zustand einer der Schalteinrichtungen (2.1; 2.2) Ströme über dem entsprechenden Eingang zugeordnete Schutzdioden (D1S.1, D2S.1; D1S.2, D2S.2) des Schaltungsblockes (4) fliessen, so dass die Spannung (U₁; U₂) an diesem Eingang (4.1; 4.2) gegenüber einem Bezugspunkt (GND) des Schaltungsblockes (4) einen zeitlich variierenden Verlauf annimmt, während der Spannungsverlauf (U₁; U₂) bei geschlossenem Zustand der Schalteinrichtung (2.1; 2.2) konstant ist, und dass der Mikroprozessor (1) zu bestimmten Zeitpunkten einen Prüfzyklus zur Erfassung des Zustandes der Schalteinrichtungen (2.1; 2.2) durchführt, der darin besteht, dass der Mikroprozessor (1) zu vorgegebenen Zeitpunkten (t₁ bis tk) die Spannungen (U₁; U₂) an den Eingängen (4.1; 4.2) des Schaltungsblockes (4) entsprechend einem vorgegebenen Spannungspegel als binäre Zahlen "0" oder "1" erfassen und über einen seriellen Ausgang des Schaltungsblockes (4) und eine serielle Datenleitung (7) an sich übertragen lässt und dass der Mikroprozessor (1) aus den durch diese Mehrfachabfragen erfassten binären Zahlen (U1,dig; U2,dig) den Zustand der Schalteinrichtungen (2.1; 2.2) bestimmt.Control device which, as a timer and control logic device, has a microprocessor (1) for actuating a plurality of switching devices (2.1; 2.2) according to a time program, the switching devices (2.1; 2.2) controlling the power supply at loads (L1; L2) which are in a low-voltage network between a phase (P) and a zero point (G) can be connected in series to the switching devices (2.1; 2.2), and which has a circuit block (4) which, on the input side, detects the state of the switching devices (2.1; 2.2 ) - open or closed - serving signal lines with taps arranged in the current path between the switching devices (2.1; 2.2) and the associated loads (L1; L2) and electrically connected on the output side to the microprocessor (1), characterized in that the signal lines form a single one Resistor (3.1; 3.2) have a voltage supply circuit (5) for supplying the circuit block (4) the phase (P) of the low-voltage network is present, so that when one of the switching devices (2.1; 2.2) Currents flow over the corresponding protective diodes (D1S.1, D2S.1; D1S.2, D2S.2) of the circuit block (4), so that the voltage (U₁; U₂) at this input (4.1; 4.2) opposite a reference point (GND) of the circuit block (4) assumes a time-varying course, while the voltage course (U₁; U₂) is constant when the switching device (2.1; 2.2) is closed, and that the microprocessor (1) has a test cycle at certain times to detect the state of the switching devices (2.1; 2.2), which consists in the microprocessor (1) at predetermined times (t₁ to t k ) the voltages (U₁; U₂) at the inputs (4.1; 4.2) of the circuit block ( 4) according to a predetermined voltage level as binary numbers "0" or "1" and can be transmitted via a serial output of the circuit block (4) and a serial data line (7) and that the microprocessor (1) from the major ch these multiple queries recorded binary numbers (U 1, dig ; U 2, dig ) determines the state of the switching devices (2.1; 2.2). Steuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Mikroprozessor (1) von der Spannungsversorgungsschaltung (5) aus der Phase (P) des Niederspannungsnetzes gespeist ist und dass die Widerstände (3.1; 3.2) direkt an Eingänge des Mikroprozessors (1) angeschlossen sind.Control device according to claim 1, characterized in that the microprocessor (1) is fed by the voltage supply circuit (5) from the phase (P) of the low-voltage network and that the resistors (3.1; 3.2) are connected directly to inputs of the microprocessor (1). Steuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Schaltungsblock (4) ein oder mehrere in Kaskade geschaltete Schieberegister aufweist.Control device according to claim 1, characterized in that the circuit block (4) has one or more shift registers connected in cascade. Steuereinrichtung nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass der Schaltungsblock (4) und der Mikroprozessor (1) galvanisch getrennt sind.Control device according to claim 1 or 3, characterized in that the Circuit block (4) and the microprocessor (1) are electrically isolated. Steuereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Mikroprozessor (1) zur Fehlererkennung bei Dauerbetrieb der von der Steuereinrichtung gesteuerten Anlage zu bestimmten Zeitpunkten einen Prüfzyklus zur Erfassung des Zustandes der Schalteinrichtungen (2.1; 2.2) durchführt.Control device according to one of claims 1 to 4, characterized in that the microprocessor (1) carries out a test cycle for detecting the state of the switching devices (2.1; 2.2) at certain times in order to detect errors during continuous operation of the system controlled by the control device. Steuereinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Mikroprozessor (1) den Zustand der Schalteinrichtungen (2.1; 2.2) aufgrund einer Summation der erfassten binären Zahlen (U1,dig; U2,dig) bestimmt.Control device according to one of claims 1 to 5, characterized in that the microprocessor (1) determines the state of the switching devices (2.1; 2.2) on the basis of a summation of the detected binary numbers (U 1, dig ; U 2, dig ). Steuereinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Mikroprozessor (1) den Zustand der Schalteinrichtungen (2.1; 2.2) bestimmt, sobald entweder eine der zum Zeitpunkt ti erfassten binären Zahlen (U1,dig(ti); U2,dig(ti)) verschieden von der zugehörigen, zum vorherigen Zeitpunkt ti-1 erfassten binären Zahl (U1,dig (ti-1): U2,dig (ti-1)) ist oder sobald die Zeitspanne zwischen der ersten Abfrage zur Zeit t₁ und der letzten Abfrage zur Zeit ti länger als die Zeitdauer einer Netzhalbwelle ist.Control device according to one of claims 1 to 5, characterized in that the microprocessor (1) determines the state of the switching devices (2.1; 2.2) as soon as either one of the binary numbers (U 1, dig (t i ) recorded at time t i ; U 2, dig (t i )) is different from the associated binary number (U 1, dig (t i-1 ): U 2, dig (t i-1 )) recorded at the previous time t i-1 or as soon as the time span between the first query at time t 1 and the last query at time t i is longer than the period of a network half-wave. Steuereinrichtung nach einem der Ansprüche 1 oder 3 bis 7, dadurch gekennzeichnet, dass der Mikroprozessor (1) mit einem Testbaustein (12) verbunden ist, der über einen seriellen Dateneingang und mehrere Parallelausgänge (12.1 bis 12.8) verfügt, dass die Parallelausgänge (12.1 bis 12.8) des Testbausteins (12) mit den Paralleleingängen (4.1 bis 4.8) des Schaltungsblockes (4) verbunden sind und dass die Parallelausgänge (12.1 bis 12.8) entweder in einen leitenden oder einen hochohmigen tristate-Zustand schaltbar sind.Control device according to one of claims 1 or 3 to 7, characterized in that the microprocessor (1) is connected to a test module (12) which has a serial data input and a plurality of parallel outputs (12.1 to 12.8), that the parallel outputs (12.1 to 12.8) of the test module (12) are connected to the parallel inputs (4.1 to 4.8) of the circuit block (4) and that the parallel outputs (12.1 to 12.8) can either be switched to a conductive or a high-resistance tristate state. Steuereinrichtung nach Anspruch 8, dadurch gekennzeichnet, dass der Testbaustein (12) aus einem oder mehreren in Kaskade geschalteten Schieberegistern besteht.Control device according to claim 8, characterized in that the test module (12) consists of one or more shift registers connected in cascade. Steuereinrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass der Mikroprozessor (1) zur Erfassung von Eingangskopplungsfehlern oder Hardwarefehlern des Schaltungsblockes (4) zu vorbestimmten Zeitpunkten einen Testzyklus durchführt, indem er ein aus binären Werten bestehendes Testmuster über eine serielle Leitung (12) in den Testbaustein (12) hineinschreibt, den Testbaustein (12) in den leitenden Zustand setzt, die an den Eingängen (4.1 bis 4.8) des Schaltungblockes (4) anliegenden Spannungspegel (U₁ bis U₈) erfassen und an sich übertragen lässt, das zurückgemeldete Testmuster mit dem abgeschickten Testmuster vergleicht und den Testbaustein (12) wieder in den tristate-Zustand setzt.Control device according to claim 8 or 9, characterized in that the microprocessor (1) for detecting input coupling errors or hardware errors of the circuit block (4) carries out a test cycle at predetermined times by a test pattern consisting of binary values via a serial line (12) in writes the test module (12) into it, sets the test module (12) in the conductive state, which detects the voltage level (U₁ to U an) at the inputs (4.1 to 4.8) of the circuit block (4) and transmits the reported test pattern compares the sent test pattern and sets the test module (12) back to the tristate state.
EP93810909A 1993-12-24 1993-12-24 Control device for controlling switching devices according to a time programme Expired - Lifetime EP0660043B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE59300336T DE59300336D1 (en) 1993-12-24 1993-12-24 Control device for actuating switching devices according to a time program.
EP93810909A EP0660043B1 (en) 1993-12-24 1993-12-24 Control device for controlling switching devices according to a time programme
JP30721194A JP3802093B2 (en) 1993-12-24 1994-12-12 Control device for operating the switching device according to a time program
US08/359,277 US5629879A (en) 1993-12-24 1994-12-19 Control device for the actuation of switchgears according to a time program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP93810909A EP0660043B1 (en) 1993-12-24 1993-12-24 Control device for controlling switching devices according to a time programme

Publications (2)

Publication Number Publication Date
EP0660043A1 true EP0660043A1 (en) 1995-06-28
EP0660043B1 EP0660043B1 (en) 1995-07-05

Family

ID=8215101

Family Applications (1)

Application Number Title Priority Date Filing Date
EP93810909A Expired - Lifetime EP0660043B1 (en) 1993-12-24 1993-12-24 Control device for controlling switching devices according to a time programme

Country Status (4)

Country Link
US (1) US5629879A (en)
EP (1) EP0660043B1 (en)
JP (1) JP3802093B2 (en)
DE (1) DE59300336D1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920038A1 (en) 1997-11-25 1999-06-02 Electrowatt Technology Innovation AG Circuit for monitoring an ac switch

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6957172B2 (en) 2000-03-09 2005-10-18 Smartsignal Corporation Complex signal decomposition and modeling
FR2807194B1 (en) * 2000-03-31 2002-05-31 Alstom ELECTRICAL CIRCUIT FOR THE TRANSMISSION OF STATE INFORMATION, IN PARTICULAR OF A ROLLING RAILWAY EQUIPMENT, AND ELECTRICAL SYSTEM INCORPORATING SUCH A CIRCUIT
US6728600B1 (en) 2000-06-08 2004-04-27 Honeywell International Inc. Distributed appliance control system having fault isolation
US8275577B2 (en) 2006-09-19 2012-09-25 Smartsignal Corporation Kernel-based method for detecting boiler tube leaks
US8311774B2 (en) 2006-12-15 2012-11-13 Smartsignal Corporation Robust distance measures for on-line monitoring
US9250625B2 (en) 2011-07-19 2016-02-02 Ge Intelligent Platforms, Inc. System of sequential kernel regression modeling for forecasting and prognostics
US9256224B2 (en) 2011-07-19 2016-02-09 GE Intelligent Platforms, Inc Method of sequential kernel regression modeling for forecasting and prognostics
US8660980B2 (en) 2011-07-19 2014-02-25 Smartsignal Corporation Monitoring system using kernel regression modeling with pattern sequences
US8620853B2 (en) 2011-07-19 2013-12-31 Smartsignal Corporation Monitoring method using kernel regression modeling with pattern sequences

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777479A (en) * 1987-04-03 1988-10-11 Unisys Corporation Switch position indicator
DE3801952A1 (en) * 1988-01-23 1989-07-27 Vdo Schindling Monitoring device for an electronic processing unit
US4974179A (en) * 1989-01-27 1990-11-27 Honeywell Inc. Method and apparatus for preventing race conditions in a control system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303383A (en) * 1979-11-09 1981-12-01 Honeywell Inc. Condition control system with safety feedback means
US4298334A (en) * 1979-11-26 1981-11-03 Honeywell Inc. Dynamically checked safety load switching circuit
CH682608A5 (en) * 1991-10-28 1993-10-15 Landis & Gyr Business Support Arrangement for monitoring of AC switches.
DE59302293D1 (en) * 1993-12-24 1996-05-23 Landis & Gyr Tech Innovat Control device for actuating switching devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777479A (en) * 1987-04-03 1988-10-11 Unisys Corporation Switch position indicator
DE3801952A1 (en) * 1988-01-23 1989-07-27 Vdo Schindling Monitoring device for an electronic processing unit
US4974179A (en) * 1989-01-27 1990-11-27 Honeywell Inc. Method and apparatus for preventing race conditions in a control system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920038A1 (en) 1997-11-25 1999-06-02 Electrowatt Technology Innovation AG Circuit for monitoring an ac switch
WO1999027552A1 (en) * 1997-11-25 1999-06-03 Siemens Building Technologies Ag Circuit for monitoring an alternative current power switch
US6486647B1 (en) 1997-11-25 2002-11-26 Siemens Building Technologies Ag Circuit for monitoring an alternative current power switch

Also Published As

Publication number Publication date
DE59300336D1 (en) 1995-09-07
US5629879A (en) 1997-05-13
EP0660043B1 (en) 1995-07-05
JPH07282702A (en) 1995-10-27
JP3802093B2 (en) 2006-07-26

Similar Documents

Publication Publication Date Title
DE4441070C2 (en) Safety switch arrangement
DE4242792C2 (en) Safety switch arrangement
DE10035174A1 (en) Peripheral unit with high error protection for memory programmable controllers has data processing block for testing identical channels without interrupting data flow
EP0676055B1 (en) Circuit arrangement for monitoring a plurality of coils
EP0660043B1 (en) Control device for controlling switching devices according to a time programme
EP1748299A1 (en) Electronic circuit, system with an electronic circuit and method to test an electronic circuit
WO2017174338A1 (en) Bus subscriber and method for operating a bus subscriber
EP2434358A1 (en) System and method for operating a redundant system
WO1996028769A1 (en) Safety switch arrangement
EP1034553B1 (en) Circuit for monitoring an alternative current power switch
EP1594021B1 (en) Circuit device and method for testing relay switching contacts of a digital output circuit
EP0660044B1 (en) Control device for controlling switching devices
DE4232720C1 (en) Function self-monitoring and measurement signal processor for vibration-fill-state limit switches - has parallel-working microprocessors each associated with pair of safety relays, which are switched-over for each self-test while maintaining connection state with external relay
EP2117094B1 (en) Monitoring switch and method for checking the switch
DE19508841A1 (en) Arrangement for safety switch e.g. of system for monitoring protected area
EP3465720B1 (en) Device for fail-safe disconnection of an electrical load
DE2400604B2 (en) Electronic error display system
EP1282859B1 (en) Peripheral component with high error protection for memory programmable command apparatuses
EP0815459A1 (en) Circuitry and process for testing non-intermittent signal generators
DE3739227C2 (en)
DE2438257C2 (en) Circuit arrangement for monitoring a binary signal generator
EP3584648B1 (en) Circuit arrangement for switching an electrical load and method for monitoring a state of a safety output of a circuit assembly
DE4319750C2 (en) Method and device for function monitoring of switching devices of a bridge circuit and their use
EP0660042B1 (en) Circuit for coupling live electrical lines with a microprocessor
DE1271778B (en) Electronic circuit arrangement for the detection of malfunctions in amplifiers and switching arrangement on equivalent replacement devices

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

17P Request for examination filed

Effective date: 19940701

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): CH DE GB IT LI

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): CH DE GB IT LI

REF Corresponds to:

Ref document number: 59300336

Country of ref document: DE

Date of ref document: 19950907

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19950814

ITF It: translation for a ep patent filed

Owner name: STUDIO JAUMANN

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: CH

Ref legal event code: PFA

Free format text: LANDIS & GYR TECHNOLOGY INNOVATION AG TRANSFER- SIEMENS BUILDING TECHNOLOGIES AG C-IPR

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20070305

Year of fee payment: 14

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20071219

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20071213

Year of fee payment: 15

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20071231

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20071231

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20081224

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20081224

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20130218

Year of fee payment: 20

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 59300336

Country of ref document: DE

Owner name: SIEMENS SCHWEIZ AG, CH

Free format text: FORMER OWNER: LANDIS & GYR TECHNOLOGY INNOVATION AG, ZUG, CH

Effective date: 20130507

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20081224

REG Reference to a national code

Ref country code: DE

Ref legal event code: R071

Ref document number: 59300336

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 20131225