SU1206785A1 - Device for checking digital units - Google Patents
Device for checking digital units Download PDFInfo
- Publication number
- SU1206785A1 SU1206785A1 SU843755418A SU3755418A SU1206785A1 SU 1206785 A1 SU1206785 A1 SU 1206785A1 SU 843755418 A SU843755418 A SU 843755418A SU 3755418 A SU3755418 A SU 3755418A SU 1206785 A1 SU1206785 A1 SU 1206785A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- control
- input
- counter
- outputs
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
Изобретение относитс к автоматйке и вычислительной технике и может быть использовано в качестве встроенной системы контрол цифровых блоков в процессе эксплуатации.The invention relates to automation and computing technology and can be used as an embedded system for controlling digital blocks during operation.
Целью изобретени вл етс расширение функциональных возможностей за счет фиксации сбоев.The aim of the invention is to enhance the functionality by fixing failures.
На фиг.1 показана структурна схема устройства; на фиг.2 - блок управлени .Figure 1 shows the block diagram of the device; 2 is a control unit.
.Устройство содержит блок 1 управлени , генератор 2 тестов, провер ет Я)Iй блок 3, последовательно-параллельные регистры А и 5 (например серии К186ИР1), счетчики 6 и 7 импульсов , дешифраторов, генератор 9-импульсов , элемент 10 задержки, регистр 11. Блок 1 управлени содержит триггеры 12 и 13 и элементы 14 и 15 задержки и выполнен как известный.The device contains a control block 1, a generator of 2 tests, checks I) I block 3, series-parallel registers A and 5 (for example, K186IR1 series), counters 6 and 7 of pulses, decoders, 9-pulse generator, delay element 10, register 11. The control unit 1 contains the triggers 12 and 13 and the delay elements 14 and 15 and is made as known.
Блок 1 управлени предназначен дл выработки по сигналу Контроль управл ющих сигналов Начало контрол и Режим контрол в начале контрол и сигнала Конец контрол по окончании контрол .Control unit 1 is designed to generate a signal on the control of control signals Start of control and Control mode at the beginning of control and signal End of control at the end of control.
Устройство работает следующим образом .The device works as follows.
Устройство работает в режиме проверки цифровых блоков и в конструктивном исполнении может быть встроенное в системы или внешнее.The device operates in the test mode of digital blocks and in the design can be built into the system or external.
В режиме Контроль, когда на входы провер емого блока подают тестовые наборы, на его выходах возникают выходные наборы. При правильной работе блока суммарное число выходных импульсов после подачи определенного числа тестовых наборов строго посто нно и находитс по функции реазилу- емой блоком. При отказах провер емого блока число импульсов на его выходе изменитс . Поэтому, опрашива в конце контрол первый счетчик, подсчитывающий эти импульсы, можно определить в исправном или неисправном состо нии наход тс провер емый объект. При исправном состо нии схемы на выходе может возникнуть переходной процесс - сери импульсов, которые окажут неалгоритмические воздействи на последующие блоки или выходные элементы цифровых блоков. Такие переходные процессы или сбои также фиксируютс устройством, и второй счетчик будет сигнализировать- об этом.In the Control mode, when test sets are supplied to the inputs of the tested block, output sets appear at its outputs. When the block is working correctly, the total number of output pulses after the filing of a certain number of test kits is strictly constant and is found in the function of the reacted block. In case of failure of the tested block, the number of pulses at its output will change. Therefore, by polling at the end of the monitoring, the first counter that counts these pulses can determine if the object being checked is in good or bad condition. In the normal state of the output circuit, a transient process can occur - a series of pulses that will have non-algorithmic effects on subsequent blocks or output elements of digital blocks. Such transients or faults are also recorded by the device, and the second counter will signal this.
Рассмотрим более подробно, работу устройства. При включении блока 3 иConsider in more detail the operation of the device. When you turn on block 3 and
0678506785
, ,
ь - 15l - 15
2020
2525
yctpoйcтвa все элементы в них устанавливаютс в исходное состо ние (цепи установки в исходное состо ние не показаны). После этого на вход блока 1 управлени поступает сигнал Контроль, в результате чего на его третьем выходе на все врем контрол по вл етс сигнал Режим контрол , которьй разрешаетThe yct elements all elements in them are reset (the setting circuits are not shown in the initial state). After that, a control signal is received at the input of control unit 1, as a result of which a control mode appears at its third output for the entire monitoring time, which allows
Q работу счетчиков 6 и 7.Q work counters 6 and 7.
Одновременно на первом выходе блока 1 управлени по вл етс сигнал Начало контрол , который поступает на вход генератора 2 тестов. По этому сигналу генератор 2 тестов начинает последовательно вырабатывать тестовые наборы. По началу каждого тестового набора с второго выхода генератора по вл етс сигнал выключени генератора 9 импульсов, по окончании передачи каждого тестового набора на его первом выходе по- вл етс сигнал, который через элемент задержки включает генератор , 9 импульсов. Задержка вклк1чени генератора импульса необходима дл фиксации переходного процесса на выходе провер емого блока. После подачи каждого тестового набора на выходах блока 3 по вл етс выходной набор импульсов, который поступает на параллельный вход регистров 4, каждый соответственно в свою чейку. Если на каком-то выходе блока 3 образуетс переходной процесс, например , в виде двух импульсов, то первый импульс с чейки регистра 4.вторым импульсом переходного процесса перепишетс в чейку регистра 5. Эта перезапись обеспечиваетс тем, что импульсы считывани информации из регистров 4 и 5 по вл ютс с генератора 9 с задержкой, котора обеспечиваетс элементом 10. После прохождени первого тестового набора и записи импульсов переходного процесса включаетс генератор 9. Его частота в п раз больше частоты подачи тестовых наборов, где к - число контролируемых В1 1ходов, поэтому за врем между тестовыми наборами все информационные импульсы с регистров 4, 11 и 5 импульсами генератора 9 запишутс в счетчики 6 и 7. При подаче второго тестового набора гене55 ратора 9 выключаетс , соответственно регистры 4, 11 и 5 готовы принимать выходные,наборы провер емого блока 3.At the same time, on the first output of the control unit 1, the Start control signal appears, which is fed to the input of the test generator 2. On this signal, the generator of 2 tests begins to consistently produce test kits. At the beginning of each test set from the second generator output, a signal for turning off the generator 9 pulses appears, after the transmission of each test set is completed, a signal appears through its first output, which through the delay element turns on the generator, 9 pulses. The on-delay of the pulse generator is necessary for fixing the transient process at the output of the tested block. After filing each test set at the outputs of block 3, an output set of pulses appears, which enters the parallel input of registers 4, each, respectively, in its own cell. If a transition process is formed at some output of block 3, for example, in the form of two pulses, the first pulse from register cell 4. the second transient pulse will be rewritten into register cell 5. This rewrite is ensured by the fact that information read pulses from registers 4 and 5 appears from the generator 9 with a delay, which is provided by element 10. After passing the first test set and recording transient pulses, the generator 9 is turned on. Its frequency is n times the frequency of the test sets, where a layer of controlled B1 inputs, so over the time between test sets, all information pulses from registers 4, 11 and 5 pulses of generator 9 will be recorded in counters 6 and 7. When a second test set of generator 55 is applied, 9 switches off, respectively, registers 4, 11 and 5 are ready to receive output sets of checked block 3.
30thirty
3535
4040
4545
5050
Дл любо1 о контролируемого блока 3 число импульсов на выходе регистра 11 заранее известно. На это число и настраивают счетчик 6, который по истечении времени контрол устанавливаетс в заранее определенное состо ние , которое дешифрируетс дешифратором 8. В конце контрол на втором выходе блока 1 управлени по в|л етс сигнал Конец контрол , который опрашивает дешифратор 8. ЕслиFor any one of the monitored unit 3, the number of pulses at the output of register 11 is known in advance. Counter 6 is set to this number, which, after the monitoring time expires, is set to a predetermined state, which is decrypted by the decoder 8. At the end of the monitoring, the second control output is sent to the Control end, which polls the decoder 8. If
блок 3 исправен, на выходе дёпгафра ,тора 8 по вл етс сигнал Исправен.Block 3 is healthy, at the output of diphaphra, torus 8, a signal appears.
в случае отказа - сигнал Неисправен . При переходном процессе на выходе блока 3 счетчик 7 подсчитывает хот бы один импульс, что свидетельствует о переходном процессе на выходе блока или сбое. Настройка элемента 13 задержки на требуемое врем тестовых проверок определ ет момент подачи сигнала Конец контрол и сн ти сигнала Начало контрол путем установки триггера 12 в нулевое состо ние. Задержка сн ти сигнала Режим контрол осуществл етс элементом 1А задержки и необходима дл сохранени режима счета информации со счетчиков 6 и 7 во врем опроса дешифратора 8 сигналом Конец контрол . По истечении времени задержки элемента 14 триггер 11 переходит в нулевое состо ние и снимаетс сиг in case of failure, the signal is Faulty. During the transient at the output of block 3, the counter 7 counts at least one pulse, which indicates a transient at the output of the block or a failure. Setting the delay element 13 to the desired test time determines the time of the signal. End of control and removal of the signal. Start of control by setting trigger 12 to the zero state. Delay signal removal The monitoring mode is carried out by the delay element 1A and is required to save the information counting mode from counters 6 and 7 during the polling of the decoder 8 by the signal End of Control. Upon expiration of the delay time of the element 14, the trigger 11 goes into the zero state and the signal is removed.
нал Режим контрол . Счетчик 7 настраиваетс на подсчет одного импульса , что достаточно дл установлени наличи переходного процесса на выходе блока 3.cash Control mode. Counter 7 is configured to count one pulse, which is sufficient to establish the presence of a transient at the output of block 3.
Таким образом, в результате контрол цифрового блока может быть следующа совокупность выходных импульсов (наличие сигнала с выхода второго счетчика 7 условно назовем сбой), представленна в таблице.Thus, as a result of monitoring a digital unit, the following set of output pulses (the presence of a signal from the output of the second counter 7 can be called a failure) can be presented in the table.
1515
ПричинаCause
2020
-. А.-. BUT.
Блок функционирует нормальноThe unit is functioning normally
Неправильное выполнение функцииWrong function
Переходной процессTransition process
Переходной процесс и сбойTransient and failure
ПцслPtssl
Контроль IControl I
. Составитель А.Сиротска Редактор В.Иванова Техред Т.ТуликКорректор М.Максимишинец. Compiled by A.Sirotska Editor V.Ivanova Tehred T.TulikKorrektor M.Maksimishinets
Заказ 8714/50 Тираж 673ПодписноеOrder 8714/50 Circulation 673 Subscription
ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5
Филиал ППП Патент, г.Ужгород, ул.Проектна , 4Branch PPP Patent, Uzhgorod, Proektna St., 4
РедкимRare
tztz
контрол control
НачалоStart
1313
контрол control
Конецthe end
контрол control
Фиг.22
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843755418A SU1206785A1 (en) | 1984-06-14 | 1984-06-14 | Device for checking digital units |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843755418A SU1206785A1 (en) | 1984-06-14 | 1984-06-14 | Device for checking digital units |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1206785A1 true SU1206785A1 (en) | 1986-01-23 |
Family
ID=21124688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843755418A SU1206785A1 (en) | 1984-06-14 | 1984-06-14 | Device for checking digital units |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1206785A1 (en) |
-
1984
- 1984-06-14 SU SU843755418A patent/SU1206785A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 830391, кл. G 06 F 11/26, 1979. Авторское свидетельство СССР № 960826, кл. G 06 F 11/16, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1206785A1 (en) | Device for checking digital units | |
SU1511843A1 (en) | Device for detecting failures in stepping electric drive | |
SU1100766A1 (en) | Device for indicating failures in redundant systems | |
SU1168952A1 (en) | Device for monitoring digital equipment with block structure | |
SU796916A1 (en) | Memory unit monitoring device | |
SU1283769A1 (en) | Device for checking logic units | |
SU1243029A1 (en) | Device for controlling regeneration of dynamic storage | |
SU1151971A1 (en) | Device for specifying tests | |
SU957278A1 (en) | On-line storage unit checking device | |
SU1348838A2 (en) | System for checking electronic devices | |
SU1597881A1 (en) | Device for checking discrete signals | |
SU1541763A1 (en) | Switchboard for switching stanby generators | |
SU1084801A1 (en) | Device for indicating faults in redundant system | |
SU955072A1 (en) | Logic circuit functioning checking device | |
SU1352420A1 (en) | Logic tester | |
SU1188740A2 (en) | Device for checking logical units | |
SU1531100A1 (en) | Device for checking radioelectronic units | |
SU1091339A1 (en) | Logic analyzer | |
SU1256193A1 (en) | Device for majority checking of redundant logic units | |
SU1674133A1 (en) | Faults simulator | |
SU1180904A1 (en) | Device for checking logical units | |
SU1120502A1 (en) | Multichannel device for switching on stand-by radio stations | |
SU1226471A1 (en) | Device for checking logic units | |
SU936005A1 (en) | Shaft angular position-to-code converter testing device | |
SU807307A1 (en) | Device for checking matched automatic apparatus |