SU1348838A2 - System for checking electronic devices - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах автоматического контрол  цифровых устройств при их производстве и эксплуатации. Цель изобретени  - повышение достоверности функционировани  системы. Система содержит ЭВМ 1, регистр сдвига 2, блок сравнени  3, счетчик 4, тактовый 1 енератор 5, распределитель импульсов 6, шину св зи с объектом контрол , первый вход 8 прерывани , шину адреса 9, информационную шину 10, шину запуска 11 тактового генератора , вход останова 12, дешифратор нул  13, элемент ИЛИ 14, мультиплексор 15, элемент сравнени  16, второй вход 17 прерывани . Изобретение позвол ет повысить достоверность работы системы путем определени  ошибочных адресов неисправностей провер емых блоков. Мультиплексор 15, элемент сравнени  16 и регистр сдвига 2 обеспечивают контроль соответстви  показаний счетчика 4 и регистра сдвига 2 по входу 17 прерывани . ЭВМ подтверждает правильность формировани  адреса неисправности в контролируемом блоке. 1 ил. с 5 (Л гчThe invention relates to computing and can be used in the systems of automatic control of digital devices during their production and operation. The purpose of the invention is to increase the reliability of the functioning of the system. The system contains a computer 1, a shift register 2, a comparison block 3, a counter 4, a clock 1 generator 5, a pulse distributor 6, a communication bus with a control object, the first interrupt input 8, an address bus 9, a data bus 10, a start bus 11 of a clock generator , stop input 12, decoder zero 13, element OR 14, multiplexer 15, element of comparison 16, second interrupt input 17. The invention makes it possible to increase the reliability of the system by determining the erroneous fault addresses of the blocks being tested. The multiplexer 15, the reference element 16 and the shift register 2 provide control of the correspondence of the readings of the counter 4 and the shift register 2 to the input 17 of the interrupt. The computer confirms the correctness of the formation of the fault address in the monitored block. 1 il. from 5 (L hch

Description

Изобретение относитс  к вь числи- тельной технике, может быть использовано в системах автоматического контрол  цифровых устройств при их производстве и эксплуатации и  вл етс  усовершенствованием известного устройства по основному авт. св. № 1005063.The invention relates to the numerical technique, can be used in the systems of automatic control of digital devices during their production and operation, and is an improvement of the known device according to the basic author. St. No. 1005063.

Цель изобретени  - повышение достоверности контрол .The purpose of the invention is to increase the reliability of the control.

На чертеже приведена схема дл  контрол  электронных устройств.The drawing is a diagram for controlling electronic devices.

Система содержит электронно-вычислительную машину (ЭВМ) 1, регистрThe system contains an electronic computer (computer) 1, register

2сдвига, блок 3 сравнени , счетчик 4, тактовый генератор 5, распределитель 6 импульсов, шину 7 св зи с объектом контрол , первый вход 8 прерывани  ЭВМ 1 , 11ину 9 адреса, информационную шину 10, шину 11 запуска тактового генератора, вход 12 останова, дешифратор 13 нул , элемент ИЛИ 14, мультиплексор 15, элемент 16 сравнени , второй вход 17 прерывани  ЭВМ.2shifts, comparison unit 3, counter 4, clock generator 5, pulse distributor 6, bus 7 communicating with the control object, first interrupt 8 input of computer 1, 11 to 9 address, data bus 10, clock start bus 11, stop 12, the decoder is 13 zero, the element OR 14, the multiplexer 15, the element 16 of the comparison, the second input 17 of the computer interrupt.

..

Система работает следующим образом .The system works as follows.

На каждом шаге тестовой последовательности ЭВМ 1 выдает контрольный код, состо щий из единиц и нулей, на контролируемый обьект по шине 7, затем по шине 10 ЭВМ 1 передает в блокAt each step of the test sequence, the computer 1 issues a control code, consisting of ones and zeros, to the controlled object via bus 7, then passes bus 10 to computer 1 to the unit

3сравнени  эталонный код, соответствующий ответным сигналам исправного контролируемого объекта. По окончании переходных процессов в контролируемом объекте ЭВМ 1 по шине 11 за- пускав Р тактовый i-енератор 5, который начинает вырабатывать последовательность тактовых импульсов, поступающих на вход распределител  6 импульсов , который обеспечивает выдачу одиночных импульсов с первого и второго выхода и последовательность импульсов с третьего выхода. По импульсу с первого выхода распределител  6 в блоке 3 сравнени  происходит фиксаци  результата сравнени  эталонного кода с кодом контролируемого объекта. Зафиксированный код результата сравнени  с выходов блока3 comparison is the reference code corresponding to the response signals of a serviceable monitored object. At the end of the transient processes in a controlled computer object 1, bus 11 starts P clock i-generator 5, which begins to generate a sequence of clock pulses arriving at the input of the distributor 6 pulses, which ensures the issuance of single pulses from the first and second output and a sequence of pulses third exit. The impulse from the first output of the distributor 6 in the comparison unit 3 fixes the result of the comparison of the reference code with the code of the object under control. Fixed comparison result code from block outputs

3 сравнени  поступает на информационные входы регистра 2 сдвига и импульсом с второго выхода распределител  6 импульсов переписываетс  в регистр 2 сдвига.3 comparisons are fed to the information inputs of the shift register 2 and a pulse from the second output of the pulse distributor 6 is written to the shift register 2.

В случае, если в зафиксированном коде отсутствуют единицы, что свидетельствует об исправности контро0If there are no units in the fixed code, which indicates the health of the controller

5five

00

5five

00

5five

00

5five

00

5five

лируемого объекта, то сигнал с выхода дешифратора 13 нул  через элемент ИЛИ 14 по шине 12 поступает на вход останова ЭВМ 1 и вход блокировки тактового 1 енератора 5, иначе по каждому тактовому импульсу с третьего выхода распределител  6 импульсов производитс  сдвиг кода на один разр д в сдвиговом регистре 2 и прибавление единицы к коду счетчика 4. Код счетчика определ ет номер разр да на последовательном выходе регистра 2 сдвига. Если код последовательного выхода регистра сдвига равен единице , то он поступает по шине 8 как сиг-нал прерывани  в ЭВМ, и в то же врем  выходы счетчика 4, управл   мультиплексором, обеспечивают коммутацию на выход мультиплексора кода разр да выходов схемы 3 сравнени , идентичного номеру разр да на последовательном выходе регистра 2 сдвига. Таким образом, при правильной работе регистра 2 сдвига и счетчика 4 на входы элемента 16 сравнени  поступают коды идентичных номеров разр дов схемы 3 сравнени  и регистра 2 сдвига . Коды единицы на последовательном выходе регистра 2 сдвига как сигнал прерывани  поступают на первый вход прерывани  ЭВМ 1 и на первьш вход элемента 16 сравнени . Если на выходе также присутствует код единицы, что свидетельствует о правильной работе счетчика 4, то по первому сигналу прерывани , поступившему в ЭВМ 1 по шине 8, производитс  фиксаци  в ЭВМ по шине 9 кода счетчика 4.Процесс анализа кода регистра 2 сдвига продолжаетс  до переполнени  счетчика 4, и при по влении новых несовпадений их фиксаци  производитс  аналогичным образом.object, the signal from the output of the decoder 13 zero through the element OR 14 via the bus 12 is fed to the input of the computer 1 and the blocking input of the clock 1 generator 5, otherwise, for each clock pulse from the third output of the distributor 6 pulses the code is shifted by one bit shift register 2 and adding one to counter code 4. The counter code determines the bit number at the serial output of shift register 2. If the serial output code of the shift register is equal to one, then it is sent via bus 8 as an interrupt signal to the computer, and at the same time, the outputs of counter 4, controlling the multiplexer, provide switching to the output of the multiplexer of the discharge code of the outputs of the comparison circuit 3, identical to the number bit on the serial output of the register 2 shift. Thus, with the correct operation of the shift register 2 and counter 4, the identical numbers of the digits of the comparison circuit 3 and the shift register 2 are received at the inputs of the comparison element 16. Unit codes at the sequential output of shift register 2 as an interrupt signal are fed to the first interrupt input of the computer 1 and to the first input of the reference element 16. If the unit code is also present at the output, which indicates the correct operation of the counter 4, then the first interrupt signal received by the computer 1 via the bus 8 causes the computer to fix the computer through the bus 9 of the counter code 4. The process of analyzing the code of the shift code 2 continues until overflow counter 4, and when new inconsistencies appear, their fixation is done in the same way.

По вление на выходе элемента 16 сравнени  кода единицы, обусловленного неисправност ми счетчика 4 или регистра 2 сдвига, вызывает прерывание в ЭВМ 1. Как результат этого, коммутаци  на входы элемента 16 сравнени  пол рных по значению кодов вызывает прерывание а ЭВМ 1 по второму входу 17 прерывани . Так как прерывание по второму входу 17 имеет более высокий приоритет, чем прерывание по первому входу 8 прерывани , то ЭВМ 1 фиксирует неисправность элементов контрол  системы.The appearance at the output of the element 16 comparing the unit code caused by the faults of the counter 4 or the shift register 2 causes an interruption in the computer 1. As a result of this, switching to the inputs of the element 16 comparing the value-polar codes causes an interruption and the computer 1 on the second input 17 interrupts. Since the interrupt on the second input 17 has a higher priority than the interrupt on the first input 8 of the interrupt, the computer 1 detects a malfunction of the system control elements.

31348838 31348838

Формула иэоб ретени  адресные входы мультиплексора соединены с соответствующими разр дами нуСистема дл  контрол  электронных левой группы выходов счетчика, первый устройств по авт. св. № 1005063,о т- последовательный выход регистра сдви- личающа с  тем, что, с га соединен с первым входом элемента целью повышени  достоверности конт- сравнени , второй вход которого сое- рол , в нее введены элемент сравне- динен с выходом мультиплексора, вы- ни  и мультиплексор, информационные ход элемента сравнени  соединен с входы которого соединены с соответ- щ вторым входом прерывани  цифровой ствующими вьпсодами блока сравнени , вычислительной, машины.Formula of addressing the address inputs of the multiplexer are connected to the corresponding bits of the system to control the electronic left-hand group of the outputs of the counter, the first device according to the author. St. No. 1005063, о t - the serial output of the register is shifting so that, with ha, is connected to the first input of the element in order to increase the reliability of the comparison, the second input is a coil, the element is compared with the output of the multiplexer, - nor the multiplexer, the informational path of the comparison element is connected to the inputs of which are connected to the corresponding second interrupt input by the digital terminal of the comparison unit, computer, machine.

Claims (1)

Формула изобретенияClaim Система для контроля электронных устройств по авт. св. № 1005063,о тличающаяся тем, что, с целью повышения достоверности контроля, в нее введены элемент сравнения и мультиплексор, информационные входы которого соединены с соответствующими выходами блока сравнения, адресные входы мультиплексора соединены с соответствующими разрядами нулевой группы выходов счетчика, первый последовательный выход регистра сдвига соединен с первым входом элемента сравнения, второй вход которого соединен с выходом мультиплексора, выход элемента сравнения соединен с in вторым входом прерывания цифровой вычислительной, машины.System for monitoring electronic devices by ed. St. No. 1005063, characterized in that, in order to increase the reliability of control, a comparison element and a multiplexer are introduced into it, the information inputs of which are connected to the corresponding outputs of the comparison unit, the address inputs of the multiplexer are connected to the corresponding bits of the zero group of counter outputs, the first sequential shift register output connected to the first input of the comparison element, the second input of which is connected to the output of the multiplexer, the output of the comparison element is connected to in the second input of the interrupt linen car.