SU1195464A1 - Device for selecting clock frequency of pseudorandom signal - Google Patents

Abstract

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи данных с шумоподобными сигналами. Цель изобретени  расширение функциональных возможностей путем увеличени  диапазона выделени  тактовых частот (ТЧ). Анализатор 8 определ ет ТЧ входной псевдослучайной последовательности (ПСП). В зависимости от значени  ТЧ соответствующий отвод линии задержки 1 соедин етс  через коммутатор 6 с вторым входом перемножител  2. Аналогично выход соответствующего управл емого генератора 4, 5, 11 подключаетс  через коммутатор 7 к второму входу перемножйтел  9. Сигнал с выхода перемножител  2 умножаетс  в перемножителе 9, а напр жение с выхода перемножител  9 подаетс  на фильтр НЧ 10. Сигнал с выхода фильтра воздействует на частоту и фазу соответствующего управл емого генератора 4, 5, 11, выбранного с помощью коммутатора 7 так, что его частота (Л и фаза станов тс  равными частоте и фазе составл ющей ТЧ на выходе перемножител  2. При этом на выходе уст-ва по вл етс  колебание с ТЧ, совпадающей с ТЧ входной ПСП. При изменении ТЧ входной ПСП процесс повтор етс  ина выходе уст-ва формируетс  колебание с частотой, рав сд ной новому значению ТЧ входной ПСП. 1 3.п. ф-лы, 1 ил. j;i 4The invention relates to telecommunications and can be used in data transmission systems with noise-like signals. The purpose of the invention is to extend the functionality by increasing the range of allocation of clock frequencies (PM). Analyzer 8 determines the PM input pseudo-random sequence (PSP). Depending on the PM value, the corresponding tap of the delay line 1 is connected via switch 6 to the second input of multiplier 2. Similarly, the output of the corresponding controlled generator 4, 5, 11 is connected via switch 7 to the second input of multiplier 9. The signal from the output of multiplier 2 is multiplied in the multiplier 9, and the voltage from the output of the multiplier 9 is fed to the low-pass filter 10. The signal from the output of the filter affects the frequency and phase of the corresponding controlled oscillator 4, 5, 11, selected by the switch 7 so that its time current (L and phase become equal to the frequency and phase component of the PM at the output of the multiplier 2. At the same time, the output of the device appears to oscillate with a PM that coincides with the PM input PSP. When changing the PM input PSP, the process repeats -v oscillation is formed with a frequency equal to the new value of the PM input bandwidth 1. 3.pf files, 1 d., j; i 4

Description

Изобретение относится к электросвязи и может использоваться в системах передачи данных с шумОподобными сигналами для выделения тактовых частот.The invention relates to telecommunications and can be used in data transmission systems with noise-like signals to allocate clock frequencies.

Цель изобретения - расширение функциональных возможностей путем увеличения диапазона выделения тактовых частот.The purpose of the invention is the expansion of functionality by increasing the range of allocation of clock frequencies.

На чертеже представлена структурная электрическая схема устройства для выделения тактовой частоты псевдослучайного сигнала.The drawing shows a structural electrical diagram of a device for allocating the clock frequency of a pseudo-random signal.

Устройство для выделения тактовой частоты псевдослучайного сигнала содержит линию задержки 1, перемножитель 2, блок фазовой автоподстройки 3, управляемые генераторы 4 и 5, первый коммутатор 6, второй коммутатор 7 и анализатор 8 минимальной длительности импульса псевдослучайного сигнала.A device for extracting the clock frequency of a pseudo-random signal contains a delay line 1, a multiplier 2, a phase-locked loop 3, controlled oscillators 4 and 5, a first switch 6, a second switch 7 and an analyzer 8 of the minimum pulse width of a pseudo-random signal.

Блок фазовой автоподстройки частоты 3 содержит перемножитель 9, фильтр нижних частот 10, управляемый генератор 11.The phase-locked loop 3 includes a multiplier 9, a low-pass filter 10, a controlled oscillator 11.

Устройство для выделения тактовой частоты псевдослучайного сигнала работает следующим образом,A device for allocating a clock frequency of a pseudo-random signal operates as follows,

В исходном состоянии линия задержки 1 отключена от перемножителя 2. Управляемые генераторы 4, 5, 11 также отключены от перемножителя 9 блока фазовой автоподстройки частоты 3.In the initial state, the delay line 1 is disconnected from the multiplier 2. Controlled generators 4, 5, 11 are also disconnected from the multiplier 9 of the phase-locked loop 3.

Отводы линии задержки 1 выбираются на основе совокупности принимаемых тактовых частот, причем каждому i-му отводу соответствует определенная тактовая частота f_T. , а задержка сигнала этим ί-м отводом равна l/4f _т. .The taps of the delay line 1 are selected based on the totality of the received clock frequencies, with each ith tap corresponding to a certain clock frequency f _T. , and the signal delay by this ίth tap is l / 4f _t . .

При поступлении входной псевдослучайной последовательности (ПСП) на вход устройства для выделения тактовой частоты псевдослучайного сигнала анализатор 8 измеряет минимальную длительность импульса ПСП и таким образом определяет тактовую частоту входной ПСП.Upon receipt of the input pseudorandom sequence (SRP) at the input of the device for extracting the clock frequency of the pseudorandom signal, the analyzer 8 measures the minimum pulse width of the SRP and thus determines the clock frequency of the input SRP.

Измеренное значение тактовой частоты в двоичном параллельном коде подается на управляющие входы первого и второго коммутаторов 6 и 7. В результате соответствующий отвод линии задержки 1 соединяется со вторым входом перемножителя 2. Аналогично выход соответствующего управляемого генератора 4, 5, 11подклюThe measured value of the clock frequency in binary parallel code is supplied to the control inputs of the first and second switches 6 and 7. As a result, the corresponding tap of the delay line 1 is connected to the second input of the multiplier 2. Similarly, the output of the corresponding controlled oscillator 4, 5, 11

1195464 ² чается ко второму входу перемножителя 9,1195464 ² starts to the second input of the multiplier 9,

В перемножителе 2 входная ПСП умножается на сдвинутую во времениIn multiplier 2, the input SRP is multiplied by the time shifted

ПСП и на его выходе образуется сложное напряжение, которое в своем составе содержит гармонику тактовой частоты входной ПСП. Сигнал'с выхода перемножителя 2 умножается в перемножителе 9 на гармоническое колебание jc близкой тактовой частотой, которое вырабатывается соответствующим управляемым генератором 5, 4, 11. Напряжение с выхода перемножи15 теля 9 фильтруется фильтром нижних частот ’10, а отфильтрованный сигнал с его выхода воздействует на частоту и фазу выбранного с помощью второго коммутатора 7 соответствую2° щего управляемого генератора 4, 5,PSP and at its output a complex voltage is formed, which in its composition contains the harmonic of the clock frequency of the input PSP. The output signal of the multiplier 2 is multiplied in the multiplier 9 by a harmonic oscillation jc with a close clock frequency, which is generated by the corresponding controlled oscillator 5, 4, 11. The voltage from the output of the multiplier 9 is filtered by the low-pass filter '10, and the filtered signal from its output affects the frequency and phase of the corresponding 2 ° controlled generator 4, 5 selected using the second switch 7,

11, так, что его частота и фаза становятся равными частоте и фазе гармонической составляющей тактовой частоты на выходе перемножителя 2.11, so that its frequency and phase become equal to the frequency and phase of the harmonic component of the clock frequency at the output of multiplier 2.

При этом на выходе устройства для выделения тактовой частоты псевдослучайного сигнала с некоторой задержкой появляется синусоидальное колебание с тактовой частотой, совпав 30 дающей с тактовой частотой входной ПСП.At the same time, at the output of the device for isolating the clock frequency of the pseudo-random signal with some delay, a sinusoidal oscillation with a clock frequency appears, coinciding with 30 giving the clock frequency of the input SRP.

При изменении тактовой частоты входной ПСП в пределах заданного линией задержки 1 множества тактовых .35 частот повторяется описанный выше процесс выбора соответствующего отвода линии задержки 1 (посредством первого коммутатора 6) и выбора соответствующего управляемого генерато’40 ра 4, 5, 11 (посредством второго коммутатора 7), а на выходе устройства для выделения тактовой частоты псевдослучайного сигнала формирует- ся синусоидальное колебание с час45 тотой, равной новому значению тактовой частоты входной ПСП.When changing the clock frequency of the input memory bandwidth within the set of .35 clock frequencies specified by the delay line 1, the process of selecting the corresponding tap of the delay line 1 (via the first switch 6) and selecting the corresponding controlled generator 40, 4, 5, 11 (through the second switch) is repeated 7), and at the output of the device for extracting the clock frequency of the pseudo-random signal, a sinusoidal oscillation with a frequency of 45 equal to the new value of the clock frequency of the input SRP is formed.

Таким образом, в предложенном устройстве для выделения тактовой частоты псевдослучайного сигнала 50 обеспечивается увеличение диапазона вьщеления тактовых частот.Thus, in the proposed device for allocating the clock frequency of the pseudo-random signal 50, an increase in the frequency range of the clock frequencies is provided.

Claims (2)

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи данных с шум0полобными сигналами дл  вьщелени  тактовых частот. Цель изобретени  - расширение функциональных возможностей путем увеличени  диапазона выделени  тактовых частот. На чертеже представлена структурна  электрическа  схема устройства дл  вьщелени  тактовой частоты псевдослучайного сигнала. Устройство дл  вьщелени  тактовой частоть псевдослучайного сигнала содержит линию задержки 1, перемножитель 2, блок фазовой автоподстройки 3, управл емые генераторы 4 и 5, первый коммутатор 6, второй коммутатор 7 и анализатор 8 минимальной длительности импульса псевдослучайно го сигнала. Блок фазовой автоподстройки частоты 3 содержит перемножитель 9, . фильрр нижних частот 10, управл емый генератор 11. Устройство дл  выделени  тактовой частоты псевдослучайного сигнала работает Следующим образом. В исходном состо нии лини  задерж- 30 дающей ки 1 ртключена от перемножител  2. Управл емые генераторы 4, 5, 11 так же отключены от перемножител  9 бло фазовой автоподстройки частоты 3. Отводы линии задержки 1 выбираютс  на основе совокупности принима .мых тактовых частот, причем каждому i-му отводу соответствует определенна  тактова  частота f задержка сигнала этим i-м отводом равна 1/4ffi . При поступлении входной псевдослучайной последовательности (ПСП) на вход устройства дл  вьщелени  тактовой частогы псевдослучайного сигнала анализатор 8 измер ет минимальную длительность импульса ПСП и таким образом определ ет .тактовую частоту входной ПСП. Измеренное значение тактовой час тоты в двоичном параллельном коде подаетс  на управл ющие входы перво го и второго коммутаторов 6 и 7. В результате соответствующий отвод линии задержки 1 соедин етс  со вто рым входом перемножител  2. Аналогично выход соответствующего управл емого генератора 4, 5, 11подключаетс  ко второму входу перемножител  9, В перемножителе 2 входна  ПСП умножаетс  на сдвинутую во времени ПСП и на его выходе образуетс  сложное напр жение, которое в своем ,составе содержит гармонику тактовой частоты входной ПСП. Сигналс выхода перемножител  2 умножаетс  в перемножителе 9 на гармоническое колебание jc близкой тактовой частотой, которое вырабатываетс  соответствующим управл емым генератором 5, 4, 11. Напр жение с выхода перемножител  9 фильтруетс  фильтром нижних частот10, а отфильтрованный сигнал с его выхода воздействует на частоту и фазу выбранного с помощью второго коммутатора 7 соответствующего управл емого генератора 4, 5, 11, так, что его частота и фаза станов тс  равными частоте и фазе гармонической составл ющей тактовой частоты на выходе перемножител  The invention relates to telecommunications and can be used in data transmission systems with noise signals for the allocation of clock frequencies. The purpose of the invention is to expand the functionality by increasing the range of allocation of clock frequencies. The drawing shows a structural electrical circuit of a device for allocating a clock frequency of a pseudo-random signal. A device for selecting a clock frequency of a pseudo-random signal contains a delay line 1, a multiplier 2, a phase locked loop 3, a controlled oscillator 4 and 5, a first switch 6, a second switch 7, and an analyzer 8 of a minimum pseudo-random signal pulse duration. The phase locked loop 3 contains a multiplier 9,. low pass filter 10, controlled oscillator 11. A device for allocating a pseudo-random signal clock frequency works as follows. In the initial state, the delay line ki 1 is disconnected from multiplier 2. The controlled oscillators 4, 5, 11 are also disconnected from the multiplier 9 block of phase-locked loop 3. The taps of the delay line 1 are selected on the basis of a set of accepted clock frequencies, and each i-th tap corresponds to a certain clock frequency f the signal delay by this i-th tap is 1 / 4ffi. When the input pseudo-random sequence (SRP) arrives at the input of the device for selecting the clock frequency of the pseudo-random signal, the analyzer 8 measures the minimum pulse width of the SRP and thus determines the .contact frequency of the input SRP. The measured clock frequency in the binary parallel code is fed to the control inputs of the first and second switches 6 and 7. As a result, a corresponding tap of the delay line 1 is connected to the second input of multiplier 2. Similarly, the output of the corresponding controlled generator 4, 5, 11 is connected To the second input of the multiplier 9, In the multiplier 2, the input SRP is multiplied by the time-shifted SRP and its output forms a complex voltage, which in its composition contains the harmonic of the clock frequency of the input SRP. The output signal of multiplier 2 is multiplied in multiplier 9 by harmonic oscillation jc at the closest clock frequency, which is generated by an appropriate controlled oscillator 5, 4, 11. The voltage output from multiplier 9 is filtered by a lower frequency filter 10, and the filtered signal from its output affects the frequency and phase selected by the second switch 7 of the corresponding controlled generator 4, 5, 11, so that its frequency and phase become equal to the frequency and phase of the harmonic component of the clock frequency at the output ne replicator 2. При этом на вьпсоде устройства дл  выделени  тактовой частоты псевдослучайного сигнала с некоторой задержкой по вл етс  синусоидальное колебание с тактовой частотой, с тактовой частотой входной При изменении тактовой частоты входной ПСП в пределах заданного линией задержки 1 множества тактовых частот повтор етс  описанный выше процесс выбора соответствующего отвода линии задержки 1 (посредством первого коммутатора 6) и выбора соответствующего управл емого генерато ра 4, 5, 11 (посредством второго коммутатора 7), а на выходе устройства дл  вьщелени  тактовой -частоты псевдослучайного сигнала формируетс  синусоидальное колебание с частотой , равной новому значению тактовой частоты входной ПСП. Таким образом, в предложенном устройстве дл  вьщелени  тактовой частоты псевдослучайного сигнала обеспечиваетс  увеличение диапазона вьщелени  тактовых частот. Формула изобретени  1. Устройство дл  вьщелени  тактовой частоты псевдослучайного сигнала , содержащее линию задержки, перемножитель и блок фазовой автоподстройки частоты, причем объединенные входы линии задержки и перемножител   вл ютс  входом устройства , отличающеес  тем, что, с целью расширени  функциональных возможностей путем увеличени  диапазона вьщелени  тактовых частот, введены последовательно соединенные анализатор минимальной длительности импульса псевдослучайного сигнала и первый коммутатор, а также второй коммутатор и Я управл емых генераторов , при этом вход линии задержки подключен к входу анализатора минимальной длительности импульса псевдо случайного сигнала, N отводов и выход линии задержки подсоединены к соответствующим информационным, входам первого коммутатора, выход соторого подсоединен ко второму входу перемножител , выход перемножител  |через- блок фазовой автоподстройки частоты подсоединен к информационном входу второго коммутатора, другие информационные входы которого подключены к выходам соответствующих К управл емых генераторов, объединенны2. At the same time, a sinusoidal oscillation with a clock frequency and an input clock frequency appears on the vpsode of a device for selecting a clock frequency of a pseudo-random signal with a certain delay. When the clock frequency of the input memory bandwidth changes within a predetermined delay line 1 of a plurality of clock frequencies, the selection process described above corresponding removal of the delay line 1 (by means of the first switch 6) and the selection of the corresponding controlled generator 4, 5, 11 (by the second switch 7), and To obtain a clock frequency of a pseudo-random signal, a sinusoidal oscillation is formed with a frequency equal to the new value of the clock frequency of the input memory bandwidth. Thus, in the proposed device for allocating a clock frequency of a pseudo-random signal, an increase in the range of clock frequency selection is provided. Claim 1. A device for selecting a clock frequency of a pseudo-random signal comprising a delay line, a multiplier and a phase locked loop, the combined inputs of the delay line and the multiplier being an input of the device, characterized in that, with the aim of extending the functionality by increasing the range in a gap, frequency, serially connected analyzer minimum pulse width pseudo-random signal and the first switch, as well as the second switch p and I controlled generators, while the input of the delay line is connected to the analyzer input of the minimum pulse width of a pseudo random signal, N taps and the output of the delay line connected to the corresponding information, inputs of the first switch, the output of which is connected to the second input of the multiplier, output of the multiplier | - the phase locked loop is connected to the information input of the second switch, the other information inputs of which are connected to the outputs of the corresponding K controlled generator Hur, the United управл ющие входы управл емых генераторов подключены к управл ющему выходу блока фазовой автоподстройки частоты, опорный, вход которого подключен к выходу второго коммутатора, а выходы анализатора минимальной длительности импульса псевдослучайного сигнала подсоединены к соответствующим объединенным управл ющим входам первого и второго коммутаторов, причем вьтход второго коммутатора  вл етс  выходом устройства.The control inputs of the controlled generators are connected to the control output of the phase-locked loop, the reference one, whose input is connected to the output of the second switch, and the outputs of the analyzer of the minimum pseudo-random signal pulse are connected to the corresponding combined control inputs of the first and second switches, and the output of the second switch is the output of the device. .. Устройство ПОП.1, отличающеес  тем, что блок фазовой автоподстройкн частоты вьтолнен в виде последовательно соединенных перемножител , фильтра нижних частот и управл емого генератора, причем первый и второй входы перемножител   вл ютс  соответственно информационным и опорным входами блока фазовой автоподстройки частоты а выходы управл емого генератора и фильтра нижних частот  вл ютс  соответственно тактовым и управл ющим выходами блока фазовой автоподстройки частоты.A POP.1 device, characterized in that the phase locked loop unit is implemented as a series-connected multiplier, low pass filter and controlled oscillator, the first and second inputs of the multiplier are respectively the information and reference inputs of the phase locked loop and the control outputs The generator and the low pass filter are respectively the clock and control outputs of the phase locked loop.