RU2093964C1 - Device which searches and tracks synchronization signal for receiving satellite communication system - Google Patents
Device which searches and tracks synchronization signal for receiving satellite communication system Download PDFInfo
- Publication number
- RU2093964C1 RU2093964C1 RU95106291A RU95106291A RU2093964C1 RU 2093964 C1 RU2093964 C1 RU 2093964C1 RU 95106291 A RU95106291 A RU 95106291A RU 95106291 A RU95106291 A RU 95106291A RU 2093964 C1 RU2093964 C1 RU 2093964C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- signal
- generator
- frequency
- Prior art date
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Radio Relay Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
Изобретение относится к многоканальным системам связи, построенным по принципу "каждый с каждым", и может быть использовано в системах синхронизации таких систем. The invention relates to multi-channel communication systems, built on the principle of "each with each", and can be used in synchronization systems of such systems.
Из уровня техники известно устройство синхронизации [1] состоящее из первого и второго перемножителей, первые входы которых являются входом устройства, а их вторые входы подключены соответственно к выходам генератора несущей частоты, а выходы перемножителей соединены соответственно с входами модулятора сигналов, тактовый вход которого соединен с выходом блока управления и управляющим входом порогового блока, выход которого подключен к входу блока управления, выходы модулятора сигналов соединены соответственно с входами интеграторов, выходы нечетных интеграторов соединены соответственно с входами первого сумматора, а выходы четных интеграторов с входами второго сумматора, выходы первого и второго сумматора через соответствующие квадраторы соединены с соответствующими входами третьего сумматора, выход которого соединен с входом преобразователя типа "корень квадратный", первый выход которого является первым выходом устройства, а второй выход соединен с информационным входом порогового блока. The prior art synchronization device [1] consisting of the first and second multipliers, the first inputs of which are the input of the device, and their second inputs are connected respectively to the outputs of the carrier frequency generator, and the outputs of the multipliers are connected respectively to the inputs of the signal modulator, the clock input of which is connected to the output of the control unit and the control input of the threshold unit, the output of which is connected to the input of the control unit, the outputs of the signal modulator are connected respectively to the inputs of the integrators, the outputs of the odd integrators are connected respectively to the inputs of the first adder, and the outputs of the even integrators with the inputs of the second adder, the outputs of the first and second adder are connected through the corresponding quadrators to the corresponding inputs of the third adder, the output of which is connected to the input of the square root transformer, the first output of which is the first output of the device, and the second output is connected to the information input of the threshold block.
Известно также устройство синхронизации шумоподобных сигналов [2] являющееся дополнительным к [1] дополнительно содержащее последовательно соединенные блок памяти, схему сравнения, дополнительный сумматор и блок регулировки частоты, выход которого соединен с управляющим входом генератора несущей частоты, управляющие входы схемы сравнения и блока памяти соединены с соответствующими выходами порогового блока, а информационный вход блока памяти соединен с выходом блока управления. There is also a device for synchronizing noise-like signals [2] which is additional to [1] and additionally contains a memory block connected in series, a comparison circuit, an additional adder and a frequency control unit, the output of which is connected to the control input of the carrier frequency generator, the control inputs of the comparison circuit and memory block are connected with the corresponding outputs of the threshold block, and the information input of the memory block is connected to the output of the control unit.
Эти устройства реализуют параллельный метод поиска сигнала синхронизации по частоте. These devices implement a parallel method of searching for a synchronization signal in frequency.
Из уровня техники наиболее близким к изобретению является устройство для поиска псевдослучайного сигнала 3, состоящее из первого перемножителя, первый вход которого является входом устройства, а второй вход подключен к выходу управляемого генератора, а выход первого перемножителя соединен с первыми входами второго, третьего и четвертого переменожителей, вторые входы которых подключены к выходу соответствующего разряда регистра сдвига, выход второго перемножителя соединен с входами первого и второго усилителей промежуточной частоты, выходы которых соответственно через первый и второй детекторы подключены к соответствующим входам первого сумматора, выход которого через усилитель соединен с входом управляемого генератора, выходы третьего и четвертого перемножителей соединены соответственно с входами третьего и четвертого усилителей промежуточной частоты, выходы которых соответственно через третий и четвертый детекторы соединены соответственно с входами второго сумматора, выход которого подключен к входу фильтра нижних частот, выход которого подключен к входу управляемого тактового генератора, выход которого соединен с тактовым входом регистра сдвига. From the prior art, the closest to the invention is a device for searching a
Это устройство реализует последовательный метод поиска сигнала синхронизации по частоте. This device implements a sequential method of searching for a synchronization signal in frequency.
Недостатком устройства, реализующего параллельный метод поиска и сопровождения сигнала синхронизации является избыточность оборудования, большая часть которого не используется в режиме синхронизма после окончания поиска. The disadvantage of a device that implements a parallel method for searching and tracking a synchronization signal is the redundancy of equipment, most of which is not used in synchronism mode after the search is completed.
Недостатком устройства, реализующего последовательный метод поиска по частоте сигнала синхронизации, является достаточно длительная процедура поиска. The disadvantage of a device that implements a consistent search method for the frequency of the synchronization signal is a rather lengthy search procedure.
Кроме этого, все известные устройства не пригодны для работы в спутниковых системах связи, построенных по принципу "каждый с каждым" и использующих разные псевдослучайные последовательности для передачи информации и для передачи сигналов синхронизации. In addition, all known devices are not suitable for operation in satellite communication systems built on the principle of "each with each" and using different pseudorandom sequences for transmitting information and for transmitting synchronization signals.
Технической задачей, на решение которой направлено устройство, является разработка устройства поиска и сопровождения сигнала синхронизации в системах спутниковой связи с шумоподобными сигналами, построенными по принципу "каждый с каждым" и использующих разные псевдослучайные последовательности для передачи сигналов информации и сигналов синхронизации. The technical problem that the device is aimed at is the development of a device for searching and tracking a synchronization signal in satellite communication systems with noise-like signals built on the principle of "each with each" and using different pseudorandom sequences for transmitting information signals and synchronization signals.
Технический результат от использования устройства заключается в расширении арсенала технических средств решения указанной задачи, сокращении продолжительности поиска по частоте, повышении отношения сигнал/шум в каждом из каналов поиска и улучшения качества фильтрации сигналов в каждом из каналов. The technical result from the use of the device is to expand the arsenal of technical means to solve this problem, reduce the duration of the frequency search, increase the signal-to-noise ratio in each of the search channels and improve the quality of signal filtering in each channel.
Этот технический результат достигается тем, что в устройстве поиска и сопровождения сигнала синхронизации в спутниковых системах связи (ССС) по приему, содержащее первый преобразователь частоты, первый вход которого является информационным входом устройства, а второй вход соединен с выходом управляемого генератора, фильтр нижних частот, четыре детектора, три коррелятора, умножитель, сумматор, управляемый тактовый генератор и дискриминатор фазовой автоподстройки частоты, выходы первого, второго и третьего коррелятора соединены с входами соответственно первого, второго и третьего детекторов, введены усилитель высокой частоты, второй преобразователь частоты, гетеродин, четвертый, пятый и шестой корреляторы, пятый и шестой детекторы, резонансный усилитель, пороговый элемент, пять интеграторов, блок выделения максимального сигнала, формирователь кода канала, частотный дискриминатор, генератор частоты маркера, формирователь сигнала подстройки управляемого генератора, для генератора псевдослучайной последовательности, два коммутатора задержки, делитель частоты импульсов, ключ, формирователь сигналов управления, генератор опорной частоты, блок выборки-хранения, пропорционально-интегрирующий фильтр, детектор абсолютного значения и преобразователь "напряжение-частота", причем выход первого преобразователя частоты через усилитель высокой частоты соединены с первым входом второго преобразователя частоты, второй вход которого соединен с выходом гетеродина, а выход второго преобразователя частоты подключен к входу фильтра нижних частот, выход которого соединен с первыми информационными входами с первого по шестой корреляторов, выходы четвертого и пятого корреляторов соединены с входами соответственно четвертого и пятого детекторов, выходы первого-пятого детекторов подключены соответственно к информационным входам первого-пятого интеграторов, выходы которых подключены соответственно к входам блока выделения максимального сигнала, выходы которого подключены соответственно к входам формирователя кода канала, группа из четырех выходов которого соединен соответственно с первым четвертым управляющими входами первого и второго коммутаторов задержки, пятые управляющие входы которых и вход управления режимом работы формирователя сигналов управления объединены и соединены с выходом отсутствия сигнала обнаружения формирователя кода канала, четвертый выход группы выходов которого соединен также с входом установки полосы пропускания пропорционально -интегрирующего фильтра, информационный вход которого соединен с выходом блока выборки-хранения, информационный вход которого соединен с выходом дискриминатора фазовой автоподстройки частоты, первый и второй информационный входы которого соединены с выходами соответственно второго и третьего интеграторов, входы сброса всех интеграторов объединены и соединены с выходом "Сброс" формирователя сигналов управления, вход запуска которого является входом запуска устройства, а выходы "Сигнал обнаружения информации" и "Конец зоны поиска" формирователя сигналов управления являются соответствующими выходами устройства, выход шестого коррелятора через последовательно соединенные резонансный усилитель и шестой детектор подключен к информационному входу порогового элемента, вход задания порога которого является входом задания порога устройства, а выход порогового элемента является выходом маркера сигнала синхронизации устройства, выход генератора частоты маркера подключен к первому входу умножителя, выход которого соединен с вторым информационным входом шестого коррелятора, выход четвертого коррелятора подключен также к входу частотного дискриминатора, выход которого подключен к входу формирователя сигнала подстройки управляемого генератора, выходы которого соединены соответственно с входами управляемого генератора, выход пропорционально -интегрирующего фильтра соединен с входом детектора абсолютного значения, информационный выход которого соединен с входом преобразователя "напряжение-частота", выход которого соединен с первым управляющим входом управляющего тактового генератора, второй управляющий вход которого подключен к знаковому выходу детектора абсолютного значения, а тактовый вход управляемого тактового генератора подключен к выходу генератора опорной частоты, выход управляемого тактового генератора является выходом тактовых импульсов устройства и соединен с информационным входом ключа и первым тактовым входом формирователя сигналов управления, первый тактовый выход которого подключен к управляющему входу ключа, выход которого соединен с входом делителя частоты импульсов и с тактовыми входами первого и второго генераторов псевдослучайной последовательности, выход первого генератора псевдослучайной последовательности соединен с первым входом сумматора и информационным входом первого коммутатора задержки, первый -четвертый выходы которого подключены к вторым информационным входам соответственно первого-четвертого корреляторов, четвертый выход первого коммутатора задержки соединен также с вторым входом умножителя, выход делителя частоты импульсов подключен к второму тактовомоу входу формирователя сигналов управления, выход второго генератора псевдослучайной последовательности подключен к второму входу сумматора и информационному входу второго коммутатора задержки, выход которого является выходом "Информационная последовательность" устройства, а выход сумматора соединен с вторым информационным входом пятого коррелятора, вход записи сигнала блока выборки хранения и вход считывания пропорционально-интегрирующего фильтра объединены и соединены с вторым тактовым выходом формирователя сигналов управления. This technical result is achieved by the fact that in the device for searching and tracking the synchronization signal in satellite communication systems (CCC) for receiving, comprising a first frequency converter, the first input of which is the information input of the device, and the second input is connected to the output of the controlled generator, a low-pass filter, four detectors, three correlators, a multiplier, an adder, a controlled clock and a phase-locked loop discriminator, the outputs of the first, second and third correlators are connected to the input respectively, of the first, second and third detectors, a high-frequency amplifier, a second frequency converter, a local oscillator, a fourth, fifth and sixth correlators, a fifth and sixth detectors, a resonant amplifier, a threshold element, five integrators, a maximum signal extraction unit, a channel code generator, are introduced, frequency discriminator, marker frequency generator, controlled signal generator, for a pseudo-random sequence generator, two delay switches, pulse frequency divider owl, key, control signal generator, reference frequency generator, sampling-storage unit, proportional-integrating filter, absolute value detector and voltage-frequency converter, the output of the first frequency converter through a high-frequency amplifier connected to the first input of the second frequency converter, the second input of which is connected to the output of the local oscillator, and the output of the second frequency converter is connected to the input of the low-pass filter, the output of which is connected to the first information inputs from the first sixth correlators, the outputs of the fourth and fifth correlators are connected to the inputs of the fourth and fifth detectors, respectively, the outputs of the first to fifth detectors are connected respectively to the information inputs of the first to fifth integrators, the outputs of which are connected respectively to the inputs of the maximum signal extraction unit, the outputs of which are connected respectively to the inputs of the channel code generator, a group of four outputs of which are connected respectively to the first fourth control inputs of the first and second delays, the fifth control inputs of which and the control input of the operating mode of the control signal generator are combined and connected to the output of the absence of the detection signal of the channel code generator, the fourth output of the group of outputs of which is also connected to the input of the passband setting of the proportional-integrating filter, the information input of which is connected to the output sampling-storage unit, the information input of which is connected to the output of the phase-locked loop discriminator, the first and second information the ion inputs of which are connected to the outputs of the second and third integrators, respectively, the reset inputs of all integrators are combined and connected to the "Reset" output of the shaper of control signals, the trigger input of which is the trigger input of the device, and the outputs "Information detection signal" and "End of search zone" of the shaper control signals are the corresponding outputs of the device, the output of the sixth correlator through a series-connected resonant amplifier and the sixth detector is connected to the information input a horn element, the input of the threshold setting of which is the input of the threshold setting of the device, and the output of the threshold element is the output of the marker signal of the device synchronization signal, the output of the marker frequency generator is connected to the first input of the multiplier, the output of which is connected to the second information input of the sixth correlator, the output of the fourth correlator is also connected to the input of the frequency discriminator, the output of which is connected to the input of the driver of the signal adjustment of the controlled generator, the outputs of which are connected respectively but with the inputs of the controlled generator, the output of the proportionally-integrating filter is connected to the input of the absolute value detector, the information output of which is connected to the input of the voltage-frequency converter, the output of which is connected to the first control input of the control clock generator, the second control input of which is connected to the sign output absolute value detector, and the clock input of the controlled clock is connected to the output of the reference frequency generator, the output of the controlled clock Ora is the output of the device’s clock pulses and is connected to the key information input and the first clock input of the control signal generator, the first clock output of which is connected to the key control input, the output of which is connected to the input of the pulse frequency divider and to the clock inputs of the first and second pseudorandom sequence generators, output the first pseudo-random sequence generator is connected to the first input of the adder and the information input of the first delay switch, the first is four whose outputs are connected to the second information inputs of the first to fourth correlators, the fourth output of the first delay switch is also connected to the second input of the multiplier, the output of the pulse frequency divider is connected to the second clock input of the control signal generator, the output of the second pseudo-random sequence generator is connected to the second input of the adder and information input of the second delay switch, the output of which is the output of the "Information sequence" of the device, and the adder output is connected to the second information input of the fifth correlator, the input signal recording of the storage sample unit and the read input of the proportional-integrating filter are combined and connected to the second clock output of the control signal generator.
На фиг. 1 и фиг. 2 приведена схема устройства, на фиг. 3 вариант выполнения формирователя сигналов управления, на фиг. 4 вариант выполнения блока выделения максимального сигнала, на фиг. 5 вариант выполнения коммутатора задержки, на фиг. 6 вариант выполнения формирователя кода канала, на фиг. 7 вариант выполнения детектора максимального сигнала, на фиг. 8 схема, поясняющая принцип построения пропорционально-интегрирующего фильтра, на фиг. 9 вариант выполнения частотного дискриминатора, на фиг. 10 вариант выполнения формирователя сигналов подстройки управляемого генератора, на фиг. 11 схема корреляторов, на фиг. 12 структура сигнала синхронизации в системе, на фиг. 13 таблица соответствия сигналов дешифратора блока выделения максимального сигнала, на фиг. 14 таблица соответствия сигналов дешифратора формирователя кода канала. In FIG. 1 and FIG. 2 shows a diagram of the device, FIG. 3 an embodiment of a driver of control signals, in FIG. 4 an embodiment of a maximum signal extraction unit, in FIG. 5, an embodiment of a delay switch; FIG. 6 an embodiment of a channel code generator, FIG. 7 is an embodiment of a maximum signal detector; FIG. 8 is a diagram explaining the construction principle of the proportional-integrating filter; FIG. 9 an embodiment of a frequency discriminator; FIG. 10 shows an embodiment of a driver for adjusting signals of a controlled generator; FIG. 11 is a diagram of correlators; FIG. 12 the structure of the synchronization signal in the system, FIG. 13 a correspondence table of signals of a decoder of a maximum signal extraction unit, FIG. 14 table of correspondence of the signals of the decoder of the channel code generator.
Устройство содержит вход 1, являющийся первым входом первого преобразователя 2 частоты, и последовательно соединенные усилитель 3 высокой частоты, второй преобразователь 4 частоты, фильтр 5 нижних частот, выход первого преобразователя 2 частоты соединен с входом усилителя 3 высокой частоты, а другой вход второго преобразователя 4 частоты подключен к выходу гетеродина 6. Выход фильтра 5 нижних частот соединен с первыми информационными входами первого 7, второго 8, третьего 9, четвертого 10, пятого 11 и шестого 12 корреляторов, выход первого коррелятора 7 через первый детектор 13 соединен с информационным входом первого интегратора 14, выход второго коррелятора 8 через второй детектор 15 соединен с информационным входом второго интегратора 16, выход третьего коррелятора 9 через третий детектор 17 подключен к информационному входу третьего интегратора 18, выход четвертого коррелятора 10 через четвертый детектор 19 подключен к информационному входу четвертого интегратора 20, а выход пятого коррелятора 11 через пятый детектор 21 соединен с информационным входом пятого интегратора 22, выходы первого 14, второго 16, третьего 18, четвертого 20 и пятого 22 интеграторов соединены соответственно с входами блока 23 выделения максимального сигнала, выходы которого подключены соответственно к входам формирователя 24 кода канала, первые четыре выхода которого образуют группу выходов 25, а выход 26 является выходом отсутствия обнаружения сигнала, позициями 27 и 28 обозначены соответственно выходы второго 16 и третьего 18 интеграторов, а установочные входы первого 14, второго 16, третьего 18, четвертого 20 и пятого 22 интеграторов объединены и обозначены позицией 29. Выход шестого коррелятора 12 через последовательно соединенные резонансный усилитель 30 и шестой детектор 31 подключен к информационному входу порогового элемента, вход 33 задания порога которого является соответствующим входом устройства, а выход 34 порогового элемента 32 является выходом маркера сигнала синхронизации устройства. Позициями 35, 36, 37, 38 и 39 обозначены вторые информационные входы соответственно первого 7, второго 8, третьего 9, четвертого 10 и пятого 11 корреляторов. Первый вход умножителя 40 соединен с выходом генератора 41 частоты маркера, а выход умножителя 40 подключен к второму информационному входу шестого коррелятора 12, выход четвертого коррелятора 10 соединен с входом частотного дискриминатора, выход которого подключен к входу формирователя сигнала подстройки управляемого генератора, выходы которого соединены с входами управляемого генератора 44, выход которого соединен с вторым входом первого преобразователя 2 частоты. The device comprises an
Устройство также содержит первый 45 и второй 46 генераторы псевдослучайной последовательности, делитель 47 частоты импульсов, ключ 48, генератор 49 опорной частоты, выход которого соединен с тактовым входом управляемого тактового генератора 50, выход которого является тактовым выходом 51 и соединен с информационным входом ключа, входы 27 и 28 дискриминатора 52 фазовой автоподстройки частоты соединены соответственно с выходами второго 16 и третьего 18 интеграторов, а выход дискриминатора 52 соединен с информационным входом блока 53 выборки -хранения, выход которого подключен к информационному входу пропорционально -интегрирующего фильтра, выход которого соединен с входом детектора абсолютного значения 55, информационный выход которого подключен к входу преобразователя 56 "напряжение-частота", выход которого соединен с первым информационным входом управляемого тактового генератора 50, второй информационный вход которого соединен со знаковым выходом детектора 55 абсолютного значения. The device also contains first 45 and second 46 pseudo-random sequence generators, a
Устройство содержит также второй 57 и первый 58 коммутаторы задержки первые четыре управляющих входа которых подключены к группе выходов 25 формирователя 24 кода канала, а их пятые управляющие входы и вход управления режимом работы формирователя 59 сигналов управления объединены и соединены с выходом 26 формирователя 24 кода канала, четвертый выход группы 25 выходов которого соединен с входом установки режима работы пропорционально -интегрирующего фильтра 54. Выход 51 управляемого тактового генератора 50 соединен также с первым тактовым входом формирователя сигналов управления, входом запуска которого является вход 61, а второй тактовый вход 60 соединен с выходом делителя 47 частоты импульсов, первый тактовый выход 62 формирователя 58 сигналов управления соединен с управляющим входом ключа 48, выход которого подключен к входу делителя 47 частоты импульсов и тактовым входам первого 45 и второго 46 генераторов псевдослучайной последовательности. Выходом "Сигнал обнаружения информации" является выход 63, а выходом сигнала "Конец зоны поиска" является выход 64 формирователя 59 сигналов управления, выход 65 которого является вторым тактовым выходом и соединен с входом записи сигнала блока 53 выборки-хранения и входом обнуления пропорционально -интегрирующего фильтра 54. Выход первого генератора 45 псевдослучайной последовательности соединен с первым входом сумматора 66 и информационным входом первого коммутатора 58 задержки, первый 35, второй 36, третий 37 и четвертый 38 выходы которого соединены соответственно с вторыми информационными входами первого 7, второго 8, третьего 9 и четвертого 10 корреляторов, выход 38 соединен также с вторым входом умножителя 40. Выход второго 46 генератора псевдослучайной последовательности соединен с вторым входом сумматора 66 и информационным входом второго коммутатора 57 задержки, выход которого является выходом "Информационная последовательность" устройства, а выход сумматора 66 подключен к второму информационному входу пятого коррелятора 11. The device also contains a second 57 and a first 58 delay switch, the first four control inputs of which are connected to the group of
Формирователь 59 сигналов управления (фиг. 3) содержит триггер 67 инверсный выход которого соединен с инверсным входом элемента И 68 и первым входом элемента И 69, второй вход которого и первый прямой вход элемента И 68 объединены и являются первым тактовым входом 51 формирователя, выход элемента И 69 соединен с информационным входом счетчика 70, выход переполнения которого через формирователь 71 импульсов подключен к первому входу элемента ИЛИ 72, выход которого соединен с нулевым входом триггера 67, единичный вход которого подключен к выходу формирователя 73 импульсов и единичному входу триггера 74, прямой выход которого является первым тактовым выходом 62 формирователя, а нулевой вход триггера 74 соединен с выходом элемента И 68 и информационным входом счетчика 75 импульсов, выход переполнения которого соединен с входом формирователя 73 импульсов. Установочные входы счетчиков 70 и 75 импульсов подключены к выходу формирователя 76 импульсов, первому входу элемента ИЛИ 77 и единичному входу триггера 78, нулевой вход которого соединен с выходом элемента ИЛИ 79 и вторым входом элемента ИЛИ 72, а прямой выход триггера 78 соединен с вторым прямым входом элемента И 68 и третьим входом элемента И 69, четвертый вход которого и третий прямой вход элемента И 68 объединены и подключены к выходу элемента И 80, входу формирователя 76 импульсов и входу формирователя 81 импульсов, выход которого подключен к первому входу элемента ИЛИ 79, второй вход которого является входом 61 запуска формирователя 59 сигналов управления, а третий вход элемента ИЛИ 79 подключен к выходу переполнения таймера 82 и нулевому входу триггера 83, прямой выход которого соединен с первым входом элемента И 80, второй вход которого является входом 26 формирователя 59 сигналов управления и соединен с инверсными входами элементов И 84, 85, 86, выход элемента И 86 подключен к входу формирователя 87 импульсов, выход которого подключен к второму входу элемента ИЛИ 77, выход которого соединен с установочным входом таймера 52, вход разрешения работы которого и прямой вход элемента И 86 соединены с инверсным выходом триггера 83, единичный вход которого подключен к выходу элемента И 88, являющимся выходом 63 "Сигнал обнаружения информации" формирователя 89 сигналов управления, вторым тактовым входом 60 формирователя 59 сигналов управления является вход счетчика 89, выход переполнения которого подключен к входу формирователя 90 импульсов и входу счетчика 91 импульсов, выход переполнения которого является выходом 64 "Конец зоны поиска" формирователя 59 сигналов управления, выход формирователя 90 импульсов является выходом 29 сброса и соединен с прямым входом элемента И 84, выход которого является вторым тактовым выходом 65 и соединен с первым входом элемента И 88 и входом элемента 92 задержки, выход которого соединен с прямым входом элемента И 85, выход которого подключен к второму входу элемента И 88 и входу элемента 93 задержки, выход которого подключен к третьему входу элемента И 88. The
Блок 23 выделения максимального сигнала (фиг. 4) содержит схему 94 сравнения, первый вход которой, информационный вход ключа 95 и информационный вход ключа 96 является первым входом блока, вторым входом которого является второй вход схемы сравнения 94, информационный вход ключа 97 и информационный вход ключа 98, третьим входом блока является первый вход схемы сравнения 99, информационный вход ключа 100 и информационный вход ключа 101, четвертым входом блока является второй вход схемы сравнения 99, информационный вход ключа 102 и информационный вход ключа 108, пятым входом блока является информационный вход ключа 104 и первый вход схемы сравнения 105, выход "больше" схемы сравнения 94 соединен с управляющим входом ключа 95, выход которого подключен к первому входу элемента ИЛИ 105, второй вход которого соединен с выходом ключа 97, управляющий вход которого подключен к выходу "меньше или равно" схемы сравнения 94, выход "больше" схемы сравнения 99 соединен с управляющим входом ключа 100, выход которого подключен к первому входу элемента ИЛИ 106, второй вход которого соединен с выходом ключа 102, управляющий вход которого подключен к выходу "меньше или равно" схемы 99 сравнения, выход элемента ИЛИ 105 подключен к первому входу схемы сравнения 107 и информационному входу ключа 108, а выход элемента ИЛИ 106 соединен с вторым входом схемы сравнения 107 и информационным входом ключа 109, управляющий вход которого подключен к выходу "меньше или равно" схемы 107 сравнения, выход "больше" которой соединен с управляющим входом ключа 108, выход которого подключен к первому входу элемента ИЛИ 110, второй вход которого соединен с выходом ключа 109, выход элемента ИЛИ 110 подключен к второму входу схемы 105 сравнения, дешифратор 111, входы которого подключены соответственно к выходам схем сравнения 94, 99, 105 и 107, выходы которого являются соответственно управляющими входами ключей 96, 98, 101, 103 и 104, выходы ключей являются выходами блока.
Коммутаторы 57, 58 задержки выполнены одинаково и содержат (фиг. 5) последовательно соединенные элементы задержки 112, 113, 114, 115, 116 и 117, информационным входом коммутатора является вход элемента 112 задержки, соединенный с информационным входом ключа 118 и информационным входом ключа 119, выход элемента 112 задержки подключен также к информационному входу ключа 120, а выход элемента 113 задержки соединен с информационными входами ключей 121 и 122, выход элемента 114 задержки подключен к информационному входу ключа 123, а выход элемента задержки 115 подключен к информационным входам ключей 124 и 125, выход элемента 116 задержки соединен с информационным входом ключа 126, а выход элемента задержки 117 подключен к первому входу элемента ИЛИ 127 и информационному входу ключа 128, первым выходом коммутатора является выход ключа 119, вторым выходом коммутатора является объединенный выход ключей 118, 122 и 124, третьим выходом коммутатора являются объединенные выходы ключей 121 и 125 и выход элемента ИЛИ 127, четвертым выходом коммутатора являются объединенные выходы ключей 120, 123, 126 и 128, первым управляющим входом коммутатора являются объединенные управляющие входы ключей 118, 120 и 121, вторым и третьим управляющими входами коммутатора являются соответственно первый и второй входы элемента ИЛИ 129, выход которого соединен с управляющим входом ключа 123 и первыми входами элементов ИЛИ 130, 131, выходы которых подключены к управляющим входам соответственно ключей 122 и 125, четвертым управляющим входом коммутатора являются объединенные управляющие входы ключей 124 и 126 и второй вход элемента ИЛИ 127, а пятым управляющим входом коммутатора являются объединенные управляющие входы ключей 119 и 128 и вторые входы элементов ИЛИ 130, 131.
Формирователь 24 кода канала (фиг. 6) содержит дешифратор 132, триггеры 133, 134, 135, 136 и 137, формирователи импульсов 138, 139, 140, 141 и 142. Первым пятым входами формирователя являются нулевые входы соответственно триггеров 133-137. Первый пятый входы дешифратора 132 соединены соответственно с первым-пятым входами формирователя, первый-пятый выходы дешифратора соединены с входами соответственно формирователей импульсов 138-142, выходы которых соединены с единичными входами соответственно триггеров 133-136, выходы триггеров 133-136 образуют группу выходов 25, выход триггера 137 является выходом 26 формирователя. The channel code generator 24 (FIG. 6) comprises a
Детектор абсолютного значения может быть выполнен в виде (фиг. 7) пикового детектора 138 и схемы сравнения 139, выход "больше или равно" которой является знаковым выходом детектора, информационным выходом которого является выход пикового детектора 138, вход которого и первый вход схемы сравнения объединены и является входом детектора, а второй вход схемы сравнения соединен с шиной нулевого потенциала. The absolute value detector can be made in the form (Fig. 7) of the
Пропорционально-интегрирующий фильтр 54 (фиг. 8) может быть выполнен в виде операционного усилителя 140 с конденсаторами 141 и 142 в цепи обратной связи и ключей 144, 145, информационные входы ключей объединены и соединены с входом операционного усилителя, выход ключа 143 соединен со средней точкой конденсаторов, а выход ключа 144 подключен к выходу операционного усилителя. Управляющий вход ключа 143 является входом 254, и управляющий вход ключа 144 является входом 65 фильтра.The proportional-integrating filter 54 (Fig. 8) can be made in the form of an
Частотный дискриминатор 42 (фиг. 9) может быть выполнен в виде последовательно соединенных аналого -цифрового преобразователя 145, измерителя частоты 146 и схемы 147 сравнения кодов, другая группа входов которой подключена к выходу датчика 148 номинального значения частоты, входом дискриминатора является вход аналого -цифрового преобразователя 145, а выходом -выход "больше или равно" схемы 147 сравнения кодов. The frequency discriminator 42 (Fig. 9) can be made in the form of a series-connected analog-
Формирователь сигналов подстройки управляемого генератора 43 (фиг. 10) может быть выполнен в виде элемента НЕ 149, выход которого подключен к входу первого элемента И 150, входом формирователя является вход элемента НЕ 149, соединенный с первым входом второго элемента и 151, вторые входы элементов И 150, 151 подключены к выходу генератора 152 импульсов, а выходами формирователя являются выходы элементов И. The driver of the adjustment signal of the controlled generator 43 (Fig. 10) can be made in the form of an
Корреляторы 7-12 (фиг. 11) выполнены в виде перемножителя 152, входы которого являются входами коррелятора, а выход перемножителя соединен с входом полосового фильтра 154, выход которого является выходом коррелятора. The correlators 7-12 (Fig. 11) are made in the form of a
Система спутниковой связи, для которой предназначено данное устройство, является многоканальной децентрализованной синхронной системой связи, в которой каждая абонентская станция (АС) может одновременно обеспечить связь с несколькими абонентами по различным направлениям и адресам (принцип построения "каждый с каждым"). The satellite communication system for which this device is intended is a multi-channel decentralized synchronous communication system in which each subscriber station (AC) can simultaneously provide communication with several subscribers in different directions and addresses (the principle of constructing "each with each").
При этом все абонентские станции однотипны. Каждая из них может работать в режиме центральной станции, передающей синхросигнал, по которому входят в синхронизм остальные станции, и в режиме периферийной станции, когда она работает в режиме приема синхросигнала центральной станции и синхронизации своей работы осуществляет по синхросигналу центральной станции. Режим приема синхросигнала и является объектом рассмотрения в данном изобретении. Moreover, all subscriber stations are of the same type. Each of them can work in the mode of the central station transmitting the clock signal, through which the remaining stations enter synchronism, and in the mode of the peripheral station, when it operates in the mode of receiving the clock signal of the central station and synchronizes its work according to the clock signal of the central station. The reception mode of the clock signal is the subject of consideration in this invention.
Структура синхросигнала, который передается в служебном канале, приведена на фиг. 12. The structure of the clock signal that is transmitted in the service channel is shown in FIG. 12.
Сверхцикл сигнала синхронизации составляет 8с (Tсц=8с) и делится на 32 кадра, каждый из которых имеет длительность Tкад=250 мс. Каждый кадр делится на 15 циклов длительность Tц=16, (6) мс. Он, в свою очередь, состоит из пяти частотно-временных интервалов (позиций) длительность Tинт=3, (3) мс.The supercycle of the synchronization signal is 8s (T sc = 8s) and is divided into 32 frames, each of which has a duration of T frames = 250 ms. Each frame is divided into 15 cycles, duration T c = 16, (6) ms. It, in turn, consists of five time-frequency intervals (positions), duration T int = 3, (3) ms.
В служебном частотном канале передаются синхросигналы центральной (ЦС) периферийной (ПС) станций, сигналы занятости информационно-частотных каналов и служебные сигналы для организации связи между станциями. In the service frequency channel, the clock signals of the central (DS) peripheral (PS) station, the busy signals of the information-frequency channels and service signals for organizing communication between the stations are transmitted.
Информационное наполнение любого цикла, за исключением первого, одинаково. The content of any cycle, with the exception of the first, is the same.
1. В 1-м цикле первого кадра передается:
на первом временном интервале маркер сверхцикла, представляющий меандр с частотой 14,4 кГц и длительностью маркера 3,3 мс;
на втором и третьем временных интервалах циркулярная информация;
на четвертом и пятом временных интервалах сигналы занятости частотно -временных позиций в информационно -частотном канале.1. In the 1st cycle of the first frame is transmitted:
in the first time interval, a super-cycle marker representing a meander with a frequency of 14.4 kHz and a marker duration of 3.3 ms;
at the second and third time intervals, circular information;
at the fourth and fifth time intervals, signals of employment of the time-frequency positions in the information-frequency channel.
2. В первом цикле любого кадра, кроме первого, передается:
на первых трех частотно-временных интервалах циркулярная информация;
на четвертом и пятом частотно -временных позициях сигналы занятости частотно-временных позиций в информационно-частотном канале.2. In the first cycle of any frame, except the first, it is transmitted:
on the first three time-frequency intervals, circular information;
at the fourth and fifth time-frequency positions, employment signals of the time-frequency positions in the information-frequency channel.
3. Во всех циклах, кроме первого, передается:
на первом временном интервале сигнал синхронизации ЦС по передаче;
на втором и третьем временных интервалах сигналы организации связи между абонентами (вызывной сигнал);
на четвертом и пятом временных интервалах сигналы занятости частотно -временных позиций в информационно -частотном канале 7.3. In all cycles, except the first, is transmitted:
on the first time interval, the synchronization signal of the CA transmission;
at the second and third time intervals, signals of communication between subscribers (ringing signal);
on the fourth and fifth time intervals, the employment signals of the time-frequency positions in the information-frequency channel 7.
Видеосигналами в служебном частотном канале (СЧК) являются функции Уолша, образующие пространство ортогональных сигналов. Частота следования функций Уолша (тактовая частота) составляет 57,6 кГц. Видеосигналы перемножаются с циклической псевдослучайной последовательностью (ЦСП). Каждый цикл ЦСП состоит из 1024 элементов, следующих с частотой 921,6 кГц. Результирующий сигнал поступает на фазовый модулятор. Video signals in the service frequency channel (SCH) are Walsh functions that form the space of orthogonal signals. The Walsh function repetition rate (clock frequency) is 57.6 kHz. Video signals are multiplied with a cyclic pseudo-random sequence (DSP). Each DSP cycle consists of 1024 elements, following with a frequency of 921.6 kHz. The resulting signal is fed to the phase modulator.
В СЧК используются три типа ПСП:
1. Синхропоследовательность ЦС (СП ЦС). После перемножения СП ЦС и функции Уолша N 1 (постоянный ток) на ЦС образуется синхросигнал ССцс, который передается всем станциям сети. Он передается центральной станцией постоянно за исключением тех временных интервалов, где ЦС передает циркулярную информацию, или вызывные сигналы, или сигналы занятости. Любой станцией при работе в режиме ЦС образуется один и тот же синхросигнал ССцс.Three types of memory bandwidths are used in SCH:
1. The sync sequence of the CA (SP CA). After multiplying the SP of the DS and the Walsh function N 1 (direct current), the clock generates the SS of the SS ds , which is transmitted to all stations in the network. It is transmitted continuously by the central station, except for those time intervals where the CA transmits circular information, or ringing signals, or busy signals. Whenever a station is operating in DS mode, the same clock signal SS DS is generated .
2. Синхропоследовательность ЦС (СЦ ПС). Она используется для образования синхросигнала CCцс, по которому входят в синхронизм по передаче периферийные станции. Синхросигналы CCпс передаются на первых временных интервалах циклов.2. The sync sequence of the CA (SC PS). It is used to generate the CC cs clock signal, which peripheral stations enter into synchronism for transmission. The sync signals CC ps are transmitted at the first time intervals of the cycles.
3. Информационная ПСП. После перемножения информационной псевдослучайной последовательности с информационным сигналом любой станции образуется информационный радиосигнал, который может принять и обработать каждая станция сети, так как информационная последовательность для всех станций одна и та же. 3. Informational SRP. After multiplying the information pseudorandom sequence with the information signal of any station, an information radio signal is generated, which each station of the network can receive and process, since the information sequence for all stations is the same.
Информационная псевдослучайная последовательность перемножается также с сигналами циркулярной информации, с вызывными сигналами и сигналами занятости частотно-временных интервалов. The information pseudo-random sequence is also multiplied with signals of circular information, with ringing signals and signals of busy time-frequency intervals.
Каждой абонентской станции в СЧК отводится конкретный временной интервал для передачи CCпс.Each subscriber station in the SCC is assigned a specific time interval for transmitting CC ps .
Принцип работы устройства состоит в следующем. The principle of operation of the device is as follows.
Синхросигнал синхропоследовательность центральной станции (СП ЦС) представляет собой почти непрерывную псевдослучайную последовательность с длительностью периода 1,1 мс, тактовой частотой 921,6 кГц, числом элементов 1024. Каждые 8 с в течение 3,3 мс на сигнал накладывается меандр частотой 14,4 кГц, образуя маркер сверхцикла. Synchronization signal The central station synchronization sequence (SP CS) is an almost continuous pseudorandom sequence with a period of 1.1 ms, a clock frequency of 921.6 kHz, and a number of elements of 1024. Every 8 s for 3.3 ms, a meander frequency of 14.4 is superimposed on the signal kHz, forming a supercycle marker.
Задача устройства состоит в том, чтобы при работе абонентской станции как периферийной (режим приема) обеспечить надежное выделение синхросигнала центральной станции и обеспечить сложение за ним по частоте и задержке, выработать маркер сверхцикла и другие сигналы для управления работой станции. The task of the device is to ensure that when the subscriber station operates as a peripheral (reception mode), it ensures reliable separation of the clock signal of the central station and provides addition after it in frequency and delay, to develop a supercycle marker and other signals to control the station.
Особенность поиска шумоподобного сигнала заключается в том, что область тела неопределенности в частотно -временном пространстве невелика. Поэтому сигнал может быть обнаружен при достаточно близких значениях частоты опорных сигналов при корреляционном методе обнаружения. Необходимо также учитывать, что в системах спутниковой связи частота и задержка сигнала изменяется медленно. Поэтому в работу устройства положен последовательно -параллельный метод обнаружения, сущность которого состоит в следующем. A feature of the search for a noise-like signal is that the region of the body of uncertainty in the time-frequency space is small. Therefore, the signal can be detected at sufficiently close values of the frequency of the reference signals with the correlation detection method. It should also be borne in mind that in satellite communications systems, the frequency and delay of the signal changes slowly. Therefore, a sequentially-parallel detection method is put into the device’s operation, the essence of which is as follows.
Принимаемый сигнал преобразуется в сигнал с низкой промежуточной частотой (28,8 кГц) и подается в перемножитель, на другой вход которого подается эталонный сигнал с той же ПСП, что и принимаемый. В результате перемножения при совпадении сигналов во времени манипуляция снимается, а узкополосным фильтром выделяется монохроматический сигнал. Полоса фильтра определяет время интегрирования сигнала узкополосным фильтром. Амплитуда сигнала на выходе коррелятора зависит от степени близости на временной шкале принимаемого и эталонного сигналов. Поэтому после детектирования и дополнительного интегрирования на интервале, равном длительности четырех ЦСП, выходной сигнал подается на пороговое устройство. Для ускорения поиска в устройстве используется четыре параллельно работающих канала, отличающихся тем, что в каждом из них эталонная ПСП задержала на один такт по отношению к эталонной ПСП в предыдущем канале обнаружения. Превышение в канале принимаемого сигнала над пороговым уровнем дает основание для принятия решения о наличии сигнала. Такое построение канала обнаружения с двумя этапами интегрирования исключает необходимость выделения несущего колебания с точностью до фазы, что очень сложно в реализации. The received signal is converted into a signal with a low intermediate frequency (28.8 kHz) and fed to the multiplier, to the other input of which a reference signal is supplied with the same SRP as the received one. As a result of multiplication, when the signals coincide in time, the manipulation is removed, and a monochromatic signal is allocated by a narrow-band filter. The filter band determines the integration time of the signal with a narrow-band filter. The amplitude of the signal at the correlator output depends on the degree of proximity on the time scale of the received and reference signals. Therefore, after detection and additional integration on an interval equal to the duration of four DSPs, the output signal is supplied to the threshold device. To speed up the search, the device uses four parallel working channels, characterized in that in each of them the reference memory bandwidth is delayed by one clock in relation to the reference memory bandwidth in the previous detection channel. The excess in the channel of the received signal over the threshold level provides the basis for deciding on the presence of a signal. Such a construction of the detection channel with two integration steps eliminates the need to isolate the carrier oscillation accurate to the phase, which is very difficult to implement.
Пороговый уровень формируется в дополнительном пятом канале. Он отличается от других тем, что в качестве сигнала (эталонный последовательности) используется логическая смесь СП и ИН. Выходным эффектом канала является средний уровень шумовой составляющей корреляционной свертки сигналов. Превышение этого уровня в каком-либо канале является признаком наличия сигнала. The threshold level is formed in an additional fifth channel. It differs from others in that a logical mixture of SP and IN is used as a signal (reference sequence). The output effect of the channel is the average level of the noise component of the correlation convolution of the signals. Exceeding this level in any channel is a sign of a signal.
Такой эффект достигается только в том случае, если входной сигнал не только совпадает по времени с эталонным, но и частота сигнала близка к резонансной частоте фильтра. Поэтому путем перестройки гетередина можно добиться максимума выходного эффекта. Двухэтапное интегрирование позволяет разрешить противоречие между требованием обеспечения большого интервала накопления и необходимостью измерения частоты в достаточно широком диапазоне частот. Это позволяет сделать измерение частоты на выходе полосового фильтра, сравнение результатов измерения с номинальным значением и подстройку частоты гетеродина до требуемого значения. Поэтому поиск по частоте и задержке мало зависимы. Процесс измерения может происходить и при частичном совпадении принимаемой и эталонной ЦСП. Such an effect is achieved only if the input signal not only coincides in time with the reference signal, but also the frequency of the signal is close to the resonant frequency of the filter. Therefore, by restructuring the heterodyne, the maximum output effect can be achieved. Two-stage integration allows to resolve the contradiction between the requirement to ensure a large accumulation interval and the need to measure the frequency in a fairly wide frequency range. This allows you to measure the frequency at the output of the bandpass filter, compare the measurement results with the nominal value and adjust the local oscillator frequency to the desired value. Therefore, the search by frequency and delay are slightly dependent. The measurement process can also occur with a partial coincidence of the received and reference DSP.
После обнаружения в каком-либо из четырех каналов сигнала, устройство переходит в режим автосопровождения по частоте и задержке, при котором происходит переключение каналов таким образом, что в контур подстройки по частоте подаются сигналы второго и третьего каналов, а в контур подстройки по задержке принимаемого сигнала подается сигнал четвертого канала, включенного по задержке теперь между вторым и третьим каналом. При кратковременных пропаданиях принимаемого сигнала состояние системы синхронизации запоминается, а при превышении пропадания сигнала более установленного, режим поиска возобновляется. Постройка по частоте и фазе возможно только при наличии обнаруженного сигнала. After a signal is detected in any of the four channels, the device switches to the auto-tracking mode in frequency and delay, at which the channels are switched so that the second and third channel signals are fed to the frequency-tuning loop, and the received signal is delayed in the tuning loop the signal of the fourth channel, delayed now between the second and third channel. In case of short-term disappearance of the received signal, the state of the synchronization system is memorized, and if the signal loss exceeds the established one, the search mode resumes. Frequency and phase tuning is possible only if a detected signal is present.
Работает устройство следующим образом. The device operates as follows.
В исходном состоянии генераторы 44 и 50 вырабатывают сигналы с номинальной частотой, их подстройка отсутствует. Тактовый генератор 50 вырабатывает тактовые импульсы, которые поступают в другие блоки системы, на информационный вход ключа 48 и на тактовый вход формирователя 59. После его запуска сигналом со входа 61 в формирователе осуществляется счет тактовых импульсов и одновременно на выходе 62 появляется сигнал, который замыкает ключ 48. Тактовые импульсы начинают поступать и тактовые входы генераторов 45 и 46 начинают формировать псевдослучайные последовательности. Генератор 45 формирует синхропоследовательность СП ПС, а генератор 46 информационную синхропоследовательность ИП. Они логически суммируются в сумматоре 60, где формируется последовательность ИП+СП, а также поступают на один из коммутаторов 57, 58 задержки. В режиме поиска по задержке на выходах 35-38 образуются четыре синхропоследовательности СП (одна для каждого канала обнаружения) отличающиеся тем, что на каждом последующем выходе синхропоследовательность задержана на один такт относительно последовательности на предыдущем выходе. В коммутаторе 57 задержки используется только один выход, задержка которого равна задержке сигнала на четвертом выходе 38 коммутатора 58. После того как в формирователе 59 будет подсчитано 1024 импульса он запрещает прохождение следующих четырех тактовых импульсов от генератора 50 через ключ 48. Таким образом изменяется задержка по фазе сформированных синхропоследовательностей. Изменение задержки будет происходить до тех пор, пока не будет обнаружен сигнал центральной станции или не истечет заданное время поиска. С выходов коммутатора 58 и сумматора 66 синхропоследовательности поступают на вторые входы одного из корреляторов 7-11. In the initial state, the
Сигнал с выхода отвального приемника поступает на вход преобразователя 2, с помощью которого осуществляется преобразование сигнала до частоты 70±20 МГц, усиливается усилителем 3 и с помощью преобразователя 4 осуществляется второе преобразование до частоты 28,8 кГц и после фильтрации и усиления фильтром 5 поступает на корреляторы. Двойное преобразование частоты входного сигнала позволяет довести промежуточную частоту до уровня на порядок меньший чем тактовая частота, в сигнале сама ПСП становится несущей, а непрерывное колебание огибающей. The signal from the output of the dump receiver is fed to the input of
Последовательно соединенные коррелятор, детектор и интегратор образуют четыре канала обнаружения сигнала, а канал формирования опорного напряжения, по отношению к которому принимается решение об обнаружении сигнала состоит из коррелятора 11, детектора 21 и интегратора 22. Пока в любом из каналов поиска сигнал не превысит опорное напряжение существует сигнал на пятом выходе блока 23 и на выходе 26 формирователя 24. The correlator, detector, and integrator connected in series form four channels for detecting the signal, and the channel for generating the reference voltage, in relation to which the decision is made to detect the signal, consists of a
В каждом из каналов обнаружения с помощью перемножителей 153 снимается манипуляция входного сигнала, а полосовой фильтр 154 является первым интегратором канала. Проведенное снижение промежуточной частоты сигнала позволяет выполнить полосовой фильтр с очень высокой добротностью, его полоса сравнима с длительностью ПСП, что обеспечивает хорошие интегрирующие свойства фильтра и достаточно высокое соотношение сигнал/шум на его выходе. Детекторы 13, 15, 17, 19 и 21 выполнены в виде амплитудных линейных детекторов, поэтому на их выходе воспроизводится корреляционная функция сигнала. Повторное интегрирование с помощью интеграторов позволяет расширить интервал интегрирования на длительность нескольких ПСП (в данном случае 4). The manipulation of the input signal is removed in each of the detection
При превышении в каком-либо канале обнаружения величины опорного сигнала, формируемого в пятом канале, на соответствующем выходе блока 23 и соответствующем выходе 25 формирователя появляется единичный сигнал, а сигнал на выходе 26 обнуляется. При этом в коммутаторах 57 и 58 происходит переключение задержки ПСП, а формирователь 59 включает цепь фазовой автоподстройки. Перекоммутация выходов в коммутаторах 57 и 58 осуществляется по следующему правилу. If the reference signal generated in the fifth channel is exceeded in any detection channel, a single signal appears at the corresponding output of
Если обнаружение произошло в первом канале, то на месте выхода 35 подключается выход 36, на место выхода 36 выход 37, а выход 38 подключается к выходу элемента задержки 112, т.е. четвертый канал становится по величине задержки между вторых и третьими каналами. Первый канал не используется. If the detection occurred in the first channel, then
Если обнаружение произошло во втором или третьем канале, то их задержка не меняется, а четвертый выход 38 подключается к выходу элемента 114 задержки, т.е. опять по задержке образуется средняя точка. If the detection occurred in the second or third channel, then their delay does not change, and the
Если обнаружение произошло в четвертом канале, то на его месте подключается третий канал, на место третьего второй канал, а четвертый канал опять подключается к средней точке по задержке между ними выходу элемента задержки 116. If the detection occurred in the fourth channel, then in its place the third channel is connected, in the place of the third the second channel, and the fourth channel is again connected to the midpoint by the delay between the output of the
При пропадании сигнала в каналах обнаружения и появления сигнала на входе 26 автоматически восстанавливается первоначальная схема подключения выходов 35-38. When the signal disappears in the detection channels and the appearance of the signal at
После переключения начинается процесс точной подстройки частоты генератора 50 тактовых импульсов таким образом, чтобы максимальный сигнал появился на выходе четвертого канала. В начале процесса автоподстройки ширина полосы ФАПЧ выбирается более широкой за счет разомкнутого состояния ключа 143 в фильтре 54. Как только появляется сигнал на выходе 254 блока 24, то полоса фильтра уменьшается. Для формирования дискриминационной характеристики сигналы берутся с выхода интегратора 16 второго канала и выхода интегратора 18 третьего канала. Они поступают на дискриминатор 52, выполненный в виде блока вычитания, а разностный сигнал с него подается на блок выборки хранения. Сигналом с тактового выхода 65 формирователя 59 происходит запись сигнала в блок 53 и обнуление фильтра 54, который после обнуления начинает работу.After switching, the process begins of fine-tuning the frequency of the
Сигнал с выхода фильтра 54 поступает на детектор 55, который определяет максимальное (пиковое) значение входного сигнала и знак сигнала путем его сравнения с нулевым потенциалом. При превышении нулевого уровня на выходе схемы 139 сравнения формируется единичный сигнал, в противоположном случае - нулевой. Эти сигналы поступают на вход генератора 50 для определения направления подстройки частоты. Величина подстройки определяется частотой импульсов с выхода преобразователя 56, в которые преобразуется сигнал с выхода детектора 55. При этом осуществляется отработка рассогласования в 0,5 τ до появления максимального сигнала на выходе четвертого канала. The signal from the output of the
Поиск сигнала по частоте осуществляется следующим образом. The search for a signal by frequency is as follows.
Сигнал о выходе коррелятора 10 поступает на вход частотного дискриминатора 42, в котором с помощью аналого-цифрового преобразователя 145 преобразуется в цифровую форму и поступает на измеритель 146 частоты. С помощью схемы 147 сравнения кодов сравнивается измеренное и номинальное значение частоты. Сигнал логического нуля на выходе схемы 147 сравнения соответствует выполнению условия Fном≥Fизм, а сигнал логической единицы выполнению условия Fном ≅Fизм. С помощью формирователя 43 сигнал логического нуля проходит через элемент И 150 на уменьшение частоты управляемого генератора 44, а сигнал логической единицы через элемент И 151 увеличивает значение частоты генератора 44, который может быть выполнен по известным схемам синтезаторов частот.The output signal of the
Выделение маркера сверхцикла осуществляется с помощью коррелятора 12, на второй вход которого подается результат перемножения ПСП с входа 38 и сигнала генератора 41. Резонансный усилитель 30 и детектор выполняет роль интегратора, сигнал которого при превышении порогового уровня, задаваемого на входе 33, в пороговом элементе 32 используется в дальнейшем для формирования маркера сверхцикла. The selection of the supercycle marker is carried out using the
Отдельные блоки устройства работают следующим образом. Separate blocks of the device operate as follows.
В блоке 23 выделения максимального сигнала (фиг. 4) схемы 94, 99, 107 и 115 вырабатывают единичный сигнал на верхнем выходе (как это изображено на чертеже), если сигнал на верхнем входе больше сигнала на нижнем входе. В противном случае (сигнал на верхнем входе равен или меньше сигнала на нижнем входе) единичный потенциал появляется на нижнем выходе схем сравнения. Дешифратор 111 анализирует состояние схем сравнения и в зависимости от него вырабатывает сигнал на одном из своих выходов. Таблица соответствия сигналов на входе и выходе дешифратора приведена на фиг. 13. Таким образом всегда будет открыт только один из ключей 96, 98, 101, 103, 104, а в режиме поиска будет открыт ключ 104. In the maximum signal extraction unit 23 (Fig. 4),
В формирователе 24 кода сигнала (фиг. 6) входным сигналом соответствующий ему триггер устанавливается в состояние, при котором на его прямом выходе появляется единичный сигнал, а остальные триггеры с помощью шифратора и формирователей импульсов переводятся в состояние, при котором на их прямых выходах устанавливается нулевой потенциал. Таблица соответствия между входными и выходными сигналами шифратора 132 приведена на фиг. 14. Формирователи импульсов вырабатывают короткий импульс по фронту перепада напряжения на соответствующем выходе шифратора для того, чтобы исключить неоднозначность состояния триггера в последующем при появлении сигнала на другом его входе. In the signal code generator 24 (Fig. 6), the input trigger corresponding to it is set to a state in which a single signal appears on its direct output, and the rest of the triggers are transferred using the encoder and pulse shapers to a state in which their direct outputs are set to zero potential. The correspondence table between the input and output signals of the
В коммутаторах 57, 58 задержки (фиг. 5) величина задержки в каждом из элементов одинакова и равна 0,5 t где t длительность символа ПСП (тактовый интервал). В режиме поиска сигналом на входе 26 замкнуты ключи 119, 122, 125 и 128. В первом канале задержка ПСП нулевая, во втором t в третьем 2 t в четвертом 3 t При появлении сигнала на одном из входов 25, ключами осуществляется перекоммутация каналов в соответствии с вышеприведенным правилом. In the
Формирователь 58 сигналов управления (фиг. 3) работает следующим образом. формирователь 59 сигналов управления решает следующие задачи:
в режиме "поиск" запрещает прохождение четырех тактовых импульсов через ключ 47 на генераторы ПСП с периодом 4Tисп;
по истечении заданного времени поиска при необнаружении сигнала формирует сигнал "Конец зоны видимости";
при обнаружении сигнала в одном из каналов прекращает перестройку задержки и формирует внутренний сигнал разрешения подстройки тактовой частоты, которая осуществляется только при наличии обнаружения сигнала;
при трехкратном повторении сигнала обнаружения формирует внешний сигнал "СОИ" (сигнал обнаружения информации);
при кратковременном пропадании сигнала после фиксации сигнала СОИ запрещает подстройку частоты и включает таймер ожидания. При истечении установленного времени ожидания вырабатывается сигнал начальной установки, по которому возобновляется режим поиска.
in the "search" mode, it prohibits the passage of four clock pulses through
after the set search time has elapsed when the signal is not detected, it generates the signal "End of visibility zone";
when a signal is detected in one of the channels, it stops tuning of the delay and generates an internal clock enable signal that adjusts only when a signal is detected;
when repeating the detection signal three times, it generates an external signal "SOI" (information detection signal);
in case of a short-term loss of a signal after fixing the signal, the SDI prohibits frequency adjustment and turns on the standby timer. When the set waiting time has elapsed, an initial setting signal is generated, according to which the search mode resumes.
В исходном состоянии (фиг. 3) все счетчики обнулены, таймер не запущен, триггер 67 установлен в состояние, при котором на его инверсном выходе имеется сигнал логической единицы, открывающий по соответствующему входу элемент И 69 и закрывающий по инверсному входу элемент И 68, триггер 78 установлен в состояние, при котором на его прямом выходе имеется сигнал логического нуля, закрывающий по соответствующим входам элементы И 68, 69, триггер 83 находится в состоянии, при котором на его прямом выходе имеется сигнал логической единицы, открывающий элемент И 80 по соответствующему входу. Триггер 74 установлен в состояние, при котором единичный сигнал имеется на его инверсном выходе и ключ 47 разомкнут. In the initial state (Fig. 3), all counters are reset, the timer is not started, trigger 67 is set to a state in which there is a logic unit signal at its inverse output, which opens the And 69 element at the corresponding input and closes the And 68 element at the inverse input, trigger 78 is set to a state in which there is a logic zero signal at its direct output that closes the elements And 68, 69 at the corresponding inputs, trigger 83 is in a state in which there is a logical unit signal at its direct output that opens the element T and 80 on the corresponding input. The
Так как при отсутствии обнаружения сигнала единичный потенциал имеется на выходе 26 формирователя 24, то он поступает через элементы И 80 и открывает по соответствующим входам элементы И 68, 69. Since, in the absence of signal detection, a single potential is present at the
Сигнал начала поиска со входа 61 через элемент ИЛИ 79 переводит триггер 78 в состояние, при котором единичный сигнал с его прямого выхода открывает по соответствующему входу элементы И 68, 69. А через элемент ИЛИ 72 триггер 67 переводится в состояние, при котором нулевой сигнал с его инверсного выхода открывает по соответствующему входу элемент И 68 и закрывает элемент И 69. The search start signal from
Тактовые импульсы поступают через элемент И 68 на счетчик 75, емкость которого равна 4nпсп, где nпсп число элементов псевдослучайной последовательности. Одновременно первый тактовый импульс с выхода элемента И 68 переводит триггер 74 в состояние, при котором единичный сигнал с прямого выхода разрешает прохождение тактовых импульсов на генераторы псевдослучайной последовательности через ключ 48.Clock pulses pass through the And 68 element to the
Сигнал переполнения счетчика 75, носящий потенциальный характер, поступает на формирователь 73 импульсов, который по фронту сигнала вырабатывает короткий импульс, опрокидывающий триггер 74, и тактовые импульсы через ключ не проходят. Одновременно триггер 67 переводится в состояние, при котором сигналом с его инверсного выхода открывается элемент И 69 и закрывается элемент И 68. Теперь работает счетчик 70, емкость которого равна четырем. После переполнения счетчика 70 формирователь 71 вырабатывает короткий импульс: который через элемент ИЛИ 72 переводит триггер 67 в состояние, при котором нулевым сигналом с его инверсного выхода элемент И 69 закрывается, а элемент И 68 открывается. Первым прошедшим импульсом, прошедшим через элемент И 68, опрокидывается триггер 74 и тактовые импульсы через ключ снова начинают поступать на генераторы ПСП. The
Произошло изменение задержки псевдослучайных последовательностей, подаваемых на корреляторы. Такое изменение задержки осуществляется периодически до тех пор, пока в одном из четырех каналов не произойдет обнаружение сигнала. There was a change in the delay of the pseudorandom sequences supplied to the correlators. This delay variation is carried out periodically until a signal is detected in one of the four channels.
Счетчик 89, емкость которого равна четырем, считает импульсы "О ПРМ", соответствующие началу псевдослучайной последовательности. По его переполнению формирователь 90 вырабатывает короткий импульс, который по выходу 29 поступает на сброс интеграторов. The
При обнаружении сигнала единичный потенциал на входе 26 исчезает, при этом на инверсным входам открываются элементы И 84, 85, 86, снимается напряжение с входа триггера 83 и по срезу сигнала формирователь 81 импульсов формирует импульс, который устанавливает в исходное состояние счетчики 70 и 75, и закрываются триггером 78 по соответствующему входу элементы И 68, 69 и подтверждается исходное состояние таймера 82. Произошло окончание режима поиска и начался режим подстройки по задержке. При этом импульсе с выхода формирователя 90 поступают на блок выборки-хранения и пропорционально -интегрирующий фильтр через открытый по инверсному входу элемент И 84. When a signal is detected, the unit potential at the
При потере (пропадании) сигнала единичный потенциал снова появляется на входе 26 формирователя, поступают на вход запуска таймера 82, запуск которого запрещен сигналом с выхода триггера 83, закрывает по инверсному входу элемент И 84, прекращая режим автоподстройки. С выхода элемента И 80 сигнал открывает по соответствующим входам элементы И 68, 69, а короткий импульс с выхода формирователя 81, вырабатываемый по фронту сигнала на входе 26, через элемент ИЛИ 79 переводит триггер 78 в состояние, при котором единичный сигнал появляется на его прямом выходе, а у триггера 67 единичный сигнал появляется также на прямом выходе. Режим поиска возобновляется. In case of loss (loss) of the signal, a single potential appears again at the
Если в процессе автоподстройки по задержке пропадания сигнала не происходит, то на элементе И 88 происходит совпадение трех импульсов, последовательно формируемых формирователем 90. Это обусловлено тем, что величина задержки в элементах 91, 92 задержки одинакова и равна длительности четырех ПСП. В результате совпадения на выходе элемента И 88 формируется сигнал обнаружения информации СОИ. Этот сигнал подается на выход системы и одновременно опрокидывает триггер 83, который разрешает запуск таймера 82 и закрывает элемент И 80 по соответствующему входу. If the signal does not disappear during the delay in the auto-tuning process, then three pulses coincide in succession with the shaper 90 at the And 88 element. This is due to the fact that the delay in the
Теперь при кратковременном пропадании сигнала и появления потенциала на входе 26 возобновления режима поиска не произойдет, так как элемент И 80 закрыт и триггер 78 не будет переведен в состояние, открывающее элементы И 68, 69. В этом случае запускается таймер 82, который отрабатывает установленное время задержки и после его отработки сигнал с выхода таймера через открытый элемент ИЛИ 79 опрокидывает триггер 78 и возобновляется режим поиска. Если же до окончания работы таймера прием сигнала возобновляется, то формирователь 87 вырабатывает импульс, который через элемент ИЛИ 77 устанавливает таймер в исходное состояние. Now, when the signal disappears for a short time and the potential appears at the
Таким образом из структуры устройства и описания его работы видно, что назначение реализуется и указанный технический результат достигается. Thus, from the structure of the device and a description of its operation, it can be seen that the purpose is realized and the specified technical result is achieved.
Источник информации
1. Устройство синхронизации шумоподобных сигналов. Авт. свид. СССР N 576669, кл. H 04 J 3/06, 1975.A source of information
1. A device for synchronizing noise-like signals. Auth. testimonial. USSR N 576669, class H 04
2. Устройство синхронизации шумоподобных сигналов. Авт. свид. СССР N 634473, кл. H 04 J 3/06, 1977. 2. A device for synchronizing noise-like signals. Auth. testimonial. USSR N 634473, class H 04
3. Помехозащищенность радиосистем со сложными сигналами /Г.И. Тузов, В. А. Сивов, В.И. Прытков и др. Под ред. Г.И. Тузова. М. Радио и связь, 1985, с. 129, рис. 4, 12 (ближайший аналог). 3. Interference immunity of radio systems with complex signals / G.I. Aces, V.A. Sivov, V.I. Prytkov et al. Ed. G.I. Tuzova. M. Radio and Communications, 1985, p. 129, fig. 4, 12 (the closest analogue).
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU95106291A RU2093964C1 (en) | 1995-04-21 | 1995-04-21 | Device which searches and tracks synchronization signal for receiving satellite communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU95106291A RU2093964C1 (en) | 1995-04-21 | 1995-04-21 | Device which searches and tracks synchronization signal for receiving satellite communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU95106291A RU95106291A (en) | 1997-01-27 |
| RU2093964C1 true RU2093964C1 (en) | 1997-10-20 |
Family
ID=20167028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU95106291A RU2093964C1 (en) | 1995-04-21 | 1995-04-21 | Device which searches and tracks synchronization signal for receiving satellite communication system |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2093964C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2525104C2 (en) * | 2009-06-19 | 2014-08-10 | Эппл Инк | Apparatus and method of adjusting heterodyne time and frequency |
| RU2656838C2 (en) * | 2015-12-01 | 2018-06-06 | Франгиз Гильфанетдинович Хисамов | Device for synchronizing pseudo-random sequence based on majoritary decoding for broadband communication systems |
-
1995
- 1995-04-21 RU RU95106291A patent/RU2093964C1/en active
Non-Patent Citations (1)
| Title |
|---|
| SU, авторское свидетельство, 576669, кл. Н 04 J 3/06, 1975. SU, авторское свидетельство, 634473, кл. Н 04 J 3/06, 1977. SU, авторское свидетельство, 1356229, кл. Н 04 В 1/10, 1986. * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2525104C2 (en) * | 2009-06-19 | 2014-08-10 | Эппл Инк | Apparatus and method of adjusting heterodyne time and frequency |
| RU2656838C2 (en) * | 2015-12-01 | 2018-06-06 | Франгиз Гильфанетдинович Хисамов | Device for synchronizing pseudo-random sequence based on majoritary decoding for broadband communication systems |
Also Published As
| Publication number | Publication date |
|---|---|
| RU95106291A (en) | 1997-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311544A (en) | Receiver of a direct sequence spread spectrum system | |
| RU2105423C1 (en) | Method for correction of local heterodynes of receiver and device which implements said method | |
| US5084901A (en) | Sequential chirp modulation-type spread spectrum communication system | |
| US4319207A (en) | Narrow-band-pass switching follower filter having n switched paths | |
| US4203002A (en) | Code correlator loop using arithmetic synthesizer | |
| US3944932A (en) | Receiver filtering out both systematic pulse noise and random noise | |
| JPH03265236A (en) | Synchronous system of spread spectrum modulation signal | |
| RU2093964C1 (en) | Device which searches and tracks synchronization signal for receiving satellite communication system | |
| JPH027544B2 (en) | ||
| RU2093963C1 (en) | Device which searches synchronization signal for satellite communication system | |
| SU1075430A1 (en) | Pseudorandom signal receiver | |
| JPS6028170B2 (en) | Code synchronization method for reception of spread spectrum signals | |
| JPH03231542A (en) | Interference wave detection circuit | |
| JP2846159B2 (en) | Synchronous acquisition and holding device for spread spectrum communication | |
| SU828424A1 (en) | Device for processing broad-band frequency-modulated signals | |
| JP3029219B2 (en) | Spread spectrum signal receiver | |
| RU2030757C1 (en) | Time-interval meter operating under interference conditions | |
| SU902287A1 (en) | Device for measuring clock frequency of pseudorandom sequence | |
| SU1510080A1 (en) | Digital frequency synthesizer | |
| SU813799A1 (en) | Device for synchronizing complex signals | |
| SU1614122A2 (en) | Slocking device | |
| SU798623A1 (en) | Measuring phase-locked transducer | |
| SU661842A1 (en) | Phase-manipulated pseudo-random signal receiver | |
| SU930723A1 (en) | Device for clock synchronization of pseudorandom trains | |
| RU2208295C2 (en) | Search device using signal delay by pseudorandom operating frequency tuning |