- Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении преобразователей в измерительных и вы числительных устройствах. Цель изобретени - расширение области устойчивой работы преобразовател . На чертеже приведена структурна схема предлагаемого устройства. Преобразователь содержит регистр 1 сдвига, информационный 2 и 3 входы, элемент 4 задержки, реверсивный счетчик 5, который-снабжен входом 6 сложени и входом 7 вычитаНИН , элементы 8-11 Н, элемент 12 И-НЕ, вход 13 цепей начальной установки и выходы 14 реверсивного счетчика 5. Предлагаемьй преобразователь работает следующим образом. Регистр 1 сдвига содержит п разр дов , информаци цоступает в первый разр д через вход 2. Запись информации в первый разр д и продвижение информации по всем разр дам производитс при поступлении на тактовый вход регистра 1.сдвига короткого син хроимпульса с входа 3 через элемент 4 задержки. По времени тактовый импульс размещаетс в средней части информационных импульсов (вход 2), принимающих значение О или 1. Последний (п-й) разр д вл етс выходным . Записанна в нем информадн при продвижении поступает через элемент 9 И на вход 7 вычитани реверсивного счетчика 5. Каж,цый разр д регистра 1 сдвига может быть выполнен , например, в видеD-триггера. Реверсивный счетчик 5 содержит m 1ой2П двоичных разр дов, младшим его разр дом вл етс первый раз р д, а старшим - tn -и. Информаци вводитс в счетчик 5 в виде коротких импульсов (соответствующих информаци онной 1) по входам 6 и 7. Если 1 поступает по входу 6, то счетчик 5 работает как суммирующий, если по входу 7, то счетчик 5 работает как вычитающий. На выходах реверсивного счетчика 5 образуетс tri-разр дное двоичное число. Элемент 4 задержки обеспечивает задержку тактовых импульсов на врем , равное длительности синхроимпульсов. Она необходима дл того, чтобы сдвиг информации регистре 1 сдвига происходил после формировани импульса в цеп х 6 или 7. В таблице приведено состо ние разр дов регистра 1, состо ние реверсивного счетчика 6, а также импульса на входе и выходе регистра 1 и импульсы на входах 6 и 7 реверсив-ного счетчика 5. В первой графе таблицы указан номер символа во входной последовательности импульсов, поступающих на вход устройства по цепи 2 . Дл определенности примем, что п 8. Предположим, что к началу момента рассмотрени в регистре 1 сдвига записано число 10011000, соответственно реверсивный счетчик 5 находитс в состо нии 3 (перва строка таблицы), а на вход устройства по цепи 2 -последовательно поступает информаци 10110101. Первый двоичный символ этой последовательности при наличии нулевого сигналй на последовательном выходе регистра 1 сдвига и по влении синхроимпульса в цепи 3 с помощью первого и четвертого элементов 8 и 11 И и элемента 12 И-НЕ поступает по цепи 6 на суммирующий вход счетчика 5, увеличива на единицу число в двоичном коде на его выходе . По вление задержанного синхроимпульса на выходе элемента 4 задержки обеспечивает сдвиг информации в регистре 1 на один разр д вправо и запись в младший разр д регистра 1 единицы с информационного входа 2 (втора строка таблицы). Схема действует аналогично при поступлении второго и третьего символов (треть и четверта строки таблицы). При поступлении четвертого символа на входе и выходе регистра 1 сдвига образуетс 1, котора обеспечивает низкий потенциал на выходе элемента 12 И-НЕ,.запрещающий прохождение синхроимпульса цепи 3 через четвертый элемент 11 И на вторые входы первого и второго элементов 8 и 9 И. Поэтому формирование импульсов в цеп х 6 и 7 не происходит и состо ние счетчика 5 при этом не измен етс (п та строка таблицы). После поступлени восьмого импульса на вход устройства в его регистре 1 полностью записываетс введенна информаци (последн строка таблицы, графы 310 ) в число-импульсном коде, а на выходе 14 преобразовател фиксируетс - The invention relates to automation and computing and can be used in the construction of converters in measuring and computing devices. The purpose of the invention is to expand the area of stable operation of the converter. The drawing shows a block diagram of the proposed device. The converter contains shift register 1, information 2 and 3 inputs, delay element 4, reversible counter 5, which is supplied with input 6 for addition and input 7 for subtraction, elements 8-11 Н, element 12 AND-NOT, input 13 for initial installation and outputs 14 reversible counter 5. The proposed Converter works as follows. Shift register 1 contains n bits, information is received for the first bit via input 2. Information is recorded for the first bit and information is promoted for all bits when the register receives a clock signal from the 3 input. Shift of a short sync pulse from input 3 through element 4 delays. In time, a clock pulse is placed in the middle part of information pulses (input 2), taking the value O or 1. The last (nth) bit is output. The information recorded in it as it advances goes through element 9 and to the input 7 of the subtraction of the reversible counter 5. Each digit of the shift register 1 can be executed, for example, as a D-flip-flop. The reversing counter 5 contains m 2O2P bits, its least significant bit is the first time a number, and the most senior is tn -i. Information is entered into counter 5 as short pulses (corresponding to informational 1) via inputs 6 and 7. If 1 arrives at input 6, then counter 5 works as totaling, if input 7, then counter 5 works as subtracting. A tri-bit binary number is generated at the outputs of the reversible counter 5. The delay element 4 provides a delay of clock pulses for a time equal to the duration of the clock pulses. It is necessary for the shift of the shift register 1 to occur after the formation of a pulse in chains 6 or 7. The table shows the state of the bits of the register 1, the state of the reversing counter 6, as well as the pulse at the input and output of the register 1 and the pulses on Inputs 6 and 7 of the reversible counter 5. In the first column of the table, the number of the symbol in the input sequence of pulses arriving at the input of the device along circuit 2 is indicated. For definiteness, we assume that p 8. Suppose that by the beginning of the moment of consideration, the shift register 1 contains the number 10011000, respectively, the reversible counter 5 is in state 3 (the first row of the table), and information 10110101 is input to the device 2 The first binary symbol of this sequence in the presence of a zero signal at the sequential output of the shift register 1 and the appearance of a sync pulse in circuit 3 using the first and fourth elements 8 and 11 AND element 12 AND-NOT is fed through circuit 6 to the summing input counter 5, increasing by one the number in binary code at its output. The occurrence of a delayed clock pulse at the output of delay element 4 provides a shift of information in register 1 by one bit to the right and writing to the lower bit of register 1 units from information input 2 (second row of the table). The scheme operates in the same way when entering the second and third characters (the third and fourth rows of the table). Upon receipt of the fourth character at the input and output of the shift register 1, 1 is formed, which provides a low potential at the output of element 12 AND-NOT prohibiting the passage of a clock pulse of circuit 3 through the fourth element 11 AND to the second inputs of the first and second elements 8 and 9 I. Therefore the formation of pulses in chains 6 and 7 does not occur and the state of counter 5 does not change (the fifth row of the table). After the eighth pulse arrives, the input information (the last row of the table, columns 310) in the number-pulse code is fully recorded in the register 1 of the device, and the output 14 of the converter is fixed
число введенных единиц в двоичном коде (последн строка таблицы, графа 1), т.е. осуществл етс преобразование число-импульсного кода в дво|ичный код. Как видно из таблицы, при поступлении каждого нового символа на выходе устройства образуетс число в двоичном коде, соответствующее числу единиц в регистре 1. Дл установки преобразовател в рабочее (исходное) состо ние предусмотрен третий элемент Ю И, п входов которого Соединены с выходами всех разр дов регистра 1, а выход третьего элемента Ю И соединен с входом 13 цепей установки всех m разр довthe number of units entered in the binary code (the last row of the table, column 1), i.e. The conversion of the pulse code code to a binary code is carried out. As can be seen from the table, when each new character arrives, a binary number is formed at the output of the device, corresponding to the number of units in register 1. To install the converter into the working (initial) state, a third element, UI, is provided, the inputs of which are connected to the outputs of all bits Dov register 1, and the output of the third element Yu And connected to the input 13 of the installation circuits of all m bits
счетчика 5. Установка производитс при вводе в устройство комбинацииcounter 5. The installation is performed when entering into the device combination
установки (например, 000installations (for example, 000
111,,,,,. 1010 ит.п.) в числоимпульсном коде, котора дешифрируетс третьим элементом 10 И и далее по входу 13 воздействует на счетчик 5. В качестве комбинации установки должна быть выбрана така комбинаци котора встречаетс в преобразуемом сигнале. Этим обеспечиваетс периодическа (контрольна ) установка уст .ройства в процессе его действи , котора необходима в том случае, если происходит сбой в работе какого-либо элемента преобразовател .111 ,,,,,. 1010 it.p.) in the pulse code, which is decrypted by the third element 10 I and further on input 13 acts on the counter 5. As a combination of the installation, such a combination should be selected that is encountered in the signal to be converted. This provides a periodic (control) installation of the device in the process of its operation, which is necessary in the event that a malfunction of any element of the converter occurs.