SU1005285A2 - Устройство дл умножени частоты следовани периодических импульсов - Google Patents
Устройство дл умножени частоты следовани периодических импульсов Download PDFInfo
- Publication number
- SU1005285A2 SU1005285A2 SU813317657A SU3317657A SU1005285A2 SU 1005285 A2 SU1005285 A2 SU 1005285A2 SU 813317657 A SU813317657 A SU 813317657A SU 3317657 A SU3317657 A SU 3317657A SU 1005285 A2 SU1005285 A2 SU 1005285A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- signal
- pulses
- trigger
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(5t) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫ СЛЕДОВАНИЯ ПЕРИОДИЧЕСКИХ ИМПУЛЬСОВ
1
Изобретение относитс к автоматике и вычислительной технике и может найти применение в цифровых устройствах различного назначени , например в цифповыУх преобразовател х и измерительных приборах, в системах автоматического управлени и т.д.
По основному авт св. № 824419 известно устройство дл умножени частоты следовани периодических импульсов , содержащее делитель опорной частоты, счетчик импульсов, счетчик импульсов опорной частоты, входной и выходной формирователи импульсов, запоминающий регистр, блок управлени , первый выход которого подключен к нулевым входам всех разр дов делител опорной частоты и запоминающего регистра, нулевой выход каждого разр да счетчика импульсов соединен с первым входом первого блока элементов И, второй вход которогб подключён к второму входу блока управлени , а выход - к единичному входу того же разр да запоминающего регистра, причем третий выход блока управлени подключен к единичным входам всех разр дов счетчика .импульсов , единичный выход каждого разр да запоминающего регистра соединен с входом второго блока элементов И, выход которого соединен с единичным входом того же разр да счетчика импульсов опорной частоты, а второй
to вход - с выходной шиной выходного формировател , вход которого подключен к выходу последнего разр да счетчика импульсов опорной частоты, триггер , дешифратор и элемент ИЛИ, пер15 вый вход которого соединен с основным выходом делител опорной частоты, второй вход - с первым выходом блока управлени и управл ющим входом дешифратора, а выход через триггер 20 С- входом счетчика импульсов, причем дополнительные выходы делител опорной частоты соединены с информационными входами дешифратора, выход которого соединен со вторым входом триггера 1 .
Однако это устройство имеет недостаточную помехозащищенность по шине импульсов умножаемой частоты В св зи с этим любой кратковременный сигнал помехи, формируемый на шине импульсов умножаемой частоты, например , при подключении к ней внешней линии св зи приводит к ложному запуску блока управлени и в результате - к искажению частоты на выходе устройства. Указанный недостаток приводит к снижению помехоустойчивости , а, следовательно, и надежности работы устройства с
Цель изобретени - побышение надежности работы.
С этой целью в устройство дл умножени частоты следовани периодиче ких импульсов, содержащее делитель опорной частоты, счетчик импульсов, счетчик импульсов опорной частоты, входной и выходной формирователи импульсов , запоминающий регистр, блок .управлени , первый выход которого .подключен к нулевым входам всех разр дов делител опорной частоты и запоминающего регистра, нулевой выход каждого разр да счетчика импульсов соединен с первым входом первого бло ка элементов И, второй вход которого подключен ко второму входу блока управлени , а выход - к единичному вхо ду того же разр да запоминающего регистра , причем третий выход блока управлени , подключен к единичным входам всех разр дов счетчика импуль сов, единичный выход каждого разр да запоминающего регистра соединен с входом второго блока элементов И, выход которого соединен с единичным входом того же разр да счетчика импульсов опорной частоты, а второй вход - с выходной шиной выходного формировател импульсов, вход которо го подключен к выходу последнего раз р да счетчика импульсов опорной част ты, триггер, дешифратор и элемент ИЛ первый вход которого соединен с основным выходом делител опорной част ты, второй вход - с первым выходом блока управлени и управл ющим входо дешифратора, а выход через триггер с входом счетчика импульсов, причем дополнительные выходы делител опорной частоты соединены с информационными входами дешифратора, выход которого соединен со вторым входом три
гера, введены элементы И, дополнительные триггеры и элементы НЕ, вход первого из которых соединен с выходом входного формировател импульсов, а выход
через последовательно соединенные первый элемент И, второй элемент И, второй элемент НЕ, первый дополнительный триггер и третий элемент И с входом блока управлени и первым
входом второго дополнительного три1- гера, второй вход которого соединен с третьим выходом блока управлени , первый выход - с первым входом четвертого элемента И, второй вход ко-.
Claims (2)
- торого подключен, к выходу первого элемента НЕ, а второй выход - с первым входом п того элемента И, второй вход которого соединен с вторым входом первого элемента И и вторым выходом первого дополнительного триг-. гера, второй вход которого подключен к выходу четвертого элемента И, при этом второй и третий входы второго эле1мента И подключены соответственно к шине опорной частоты и к выходу п того элемента И, а второй вход третьего элемента И соединен с выходом второго элемента НЕ. На чертеже представлена структурна схема устройства. Схема содержит делитель 1 опорной частоты, счетчик 2 импульсов, входной формирователь 3 импульсов, счетчик k импульсов опорной частоты, за- поминающий регистр 5, выходной формирователь 6 импульсов, блок 7 управлени , блоки 8 и 9 элементов И, элементы lO-l И, дешифратор 15, элемент 16 ИЛИ, триггеры 17-19, элементы НЕ 20, 21, шину 22 умножаемой частоты , шину 23 импульсов опорной частоты , выходную шину
- 2. Устройство работает следующим об-, разом. Импульсы опорной частоты f с шины 23 поступают на вход делител .1, коэффициент делени которого равен заданному коэффициенту умножени k, и на вход счетчика 4 импульсы с .основного выхода делител 1, частота следовани которых равна оп/1( подаютс через элемент 16 на нулевой вход триггера 17. На выходе дешифратора 15 также формируютс импульсы с частотой следовани оп/ Ь которые по фазе опережают импульсы на основном выходе делител Г.на половину периода. Каждым импульсом с выхода дешифратора 15 триггер 17 устанавли ваетс в состо ние 1, а очередным импульсом с основного выхода де лител 1, следующим за импульсом на выходе дешифратора 15, триггер 17устанавливаетс в состо ние .О. При этом с его выхода на счетчик 2 импульсов поступают импульсы также с частотой следовани , равной оп/& До поступлени на шину 22 импульсов умножаемой частоты f на выходе форми-ровател 3 сохран етс запреща ющий сигнал (например, сигнал нулевого уровн ), а на выходе элемента 20 - разрешающий сигнал, например сигнал высокого уровн (положительной гГол рности) , Поскольку с первого выхода триггера 19 на соответствующий вход элемента 13 поступает также разрешающий сигнал, элемент 13 будет открыт, и запрещающим сигкалом с его выхода триггер 18 удерживаетс в состо нии О. Формирование сигнала на выходе элемента 12 дл запуска блока 7 при поступлении импульса на шину 22 осуществл етс следующим образом. При поступлении импульса на вход формировател 3 на выходе элемента 20 устанавливаетс запрещающий сигнал, что приводит к закрытию элемента 13 и в св зи с этим к сн тию с второго входа триггера 18 сигнала низкого уровн , который удерживает этот триг гер в состо нии О. Кроме того, запрещающий сигнал на выходе элемента 20 закрывает элемент 10, и на его вы ходе формируетс разрешающий сигнал, поступающий на первый вход элемента 11. На второй вход элемента 11, соед ненный с выходом элемента It, также поступает разрешающий сигнал, поскол ку на первый вход элемента 1k поступ ет запрещающий сигнал со второго выхода триггера 19, Очередной импульс опорной частоты, поступающий на шину 23, проходит через элемент 11 на вхо элемента 21 и далее - на вход три|- гера 18. По окончании промежутка вре мени, равного длительности импульса опорной частоты, в момент спада задн го фронта положительного сигнала, на выходе элемента 21 триггер 18 перехо дит в состо ние 1. При этом запрещающим сигналом с выхода элемента 21 после спада заднего фронта сигнала закрываетс элемент 12. Разрешающий сигнал с первого выхода триггера 18 подготавливает элемент 12 по соответ ствующему входу, а запрещающий сигнал с второго выхода триггера 18 закрь1вает элемент 1А по соответствующему входу, а также закрывает элемент 10, что приводит к отключению элемента 10 от выхода элемента 20 и, следовательно, от шины 22, Следующий импульс опорной частоты, поступающий на шину 23, проходит через последовательно соединенные элемент 11 и элемент 21 на вход элемента 12 и далее - на вход триггера 19 и на вход блока 7 управлени L С едйничного выхода триггера 19 разрешающий сигнал подготавливает элемент I по соответствующему входу, а после установки триггера 18 в состо ние О, что происходит при спаде заднего фронта сигнала на выходе элемента 21, элемент открываетс и запрещающим сигналом с его выхода закрываетс элемент 11. В результате элемент 11 отключаетс от шины 23i В таком состо нии элемент 11 удерживаетс до момента формировани сигнала на третьем выходе блока 7 управлени . При поступлении импульса с выхода элемента 12 на вход блока 7 управлени на его выходах формируютс , три следующих друг за другом сигнала. Сигнал с первого выхода блока 7 устанавливает в состо ние О все разр ды делител 1 регистра 5, атакже закрывает на врем , равное длительности импульса, дешифратор 15 дл исключени прохождени на единичный вход триггера 17 пoмex которые возможны при сбросе делител 1 опорной частоты. Кроме того, сигнал с первого выхода блока 7 управлени проходит чечерез элемерт 16 ИЛИ на нулевой вход триггера 17. Сигнал со второго выхода блока 17 управлени поступает на вторые входы блока 8 и переносит обратный код из счетчика 2 в регистр 5, а сигнал с третьего выхода блока 7 устанавливает все разр ды счетчика 2 импульсов в состо ние 1, После установки триггера 19 в состо ние О разрешающий сигнал с его первого выхода поступает на первый вход элемента 13, что приводит к открыванию элемента 13, так как на другом его входе сигнал вл етс разрешающим, поскольку к этому моменту времени сигнал на шине 22, а, следовательно, и на выходе элемента 20 вл етс разрешающим . Запрещающим сигналом с выхода элемента 13 подтверждаетс ну левое состо ние триггера 18, которое сохран етс до момента поступлени следующего импульса на шину 22 импульсов умножаемой частоты, За один период следовани импульсов умножаемой частоты на вход счетчика 2 импульсов поступает количество импульсов частоты $сг«|1, равHoeip jijt ji .TaK как в начале периода умножаемой частоты все разр ды счет чика 2 устанавливаютс в состо ние ., то по окончании этого периода во входном счетчике 2 импульсов буде зафиксировано, число, равное поступлении следующего импульса умножаемой частоты формируетс очередна группа из трех сигналов блок 7 управлени , при этом в регистр 5 вноситс из счетчика 2 импульсов чи лоJOBl IpB обратном коде, т.ес в регистре 5 устанавливаетс число -fon/1 fu«w - число раз р дов в &четчике 2 импульсов, а так же в регистре 5 и. в выходном счетчи ке 4 импульсов. Число N , которое представл ет собой дополнительный код числа переноситс из регистра 5 в счетчик Ц каждым импульсом переполнени , формируемым на вы ходе счетчика k импульсов и поступающим на входы блока 9 через форми рователь 6. Частота следовани импульсов на выходе формировател 6 при этом равна оп V 9NИ/ Если при поступлении очередной группы сигналов с выхода блока 7 триггер 17 установлен в состо ние О импульсом с основного выхода де лител 1 опорной частоты, то сигнал с первого выхода блока 7 подтвержда ет нулевое состо ние триггера 17. При этом сигнал на вход счетчика 2 импульсов с выхода триггера 17 не поступает. В данном случае остаточ ный код, который образуетс в делителе 1 опорной частоты, не превышает половины емкости делител 1 опор ной частоты и, следовательно, половины цены младшего разр да счетчи ка 2 импульсов. Если же к формировани очередной группы сигналов на выходе блока 7 управлени Т.виггер 17 установлен в состо ние 1, ТО сигнал с первого выхода блока 7 устанавливает триггер 17 в состо ние О. При этом на вход счетчика 2 импульсов поступает лишний импульс. В данном слууае остаточный код, который образуетс в делителе 1 к моменту формировани первого сигнала на первом выходе блока 7 превышает половину емкости делител 1 а, следовательно , и половину цены младшего разр да счетчика 2 импульсов. Если на шину 22 поступает сигнал помехи и по времени он совпадает с моментом поступлени импульсов опорной частоты на второй вход элемента 11, то элемент 11 открываетс , что приводит к поступлению сигнала помехи на вход триггера 18. В момент спада заднего фронта сигнала на выходе элемента 21 триггер 18 переходит в состо ние 1, как было рассмотрено выше, и разрешающим сигналом с его первого выхода подготавливаетс элемент 12 дл прохождени на вход блока 7 второго импульса опорной частоты , который в; следующий момент времени поступает на второй вход элемента 11. В случае, если к моменту поступлени второго импульса опорной частоты на второй вход элемента 11 сигнал помехи уже отсутствует на-шине 22, то на выходе элемента 20 формируетс разрешающий сигнал, что приводит к формированию сигнала низкого уровн на выходе элемента 13 и, следовательно, .к установке триггера 18 в состо ние О, В результате импульс помехи, поступивший на шину 22 не пропускаетс на вход блоке 7 управлени Дл (Рассмотренногр случа совпадени сигйала помехи й;импульса опорной частоты длительносН сигнала помехи, котора не пропускаетс на вход блока управлени , будет минимальной и равной длительности паузы между импульсами опорной , поступающими на шину 23 1мпульсов опорной частоты При всех других вариантах совпадени сигнала помехи и импульса опорной частоты длительности сигнала помехи, котора не пропускаетс на вход блока 7 управлени , превышает длительность паузы между двум импульсами опорной частоты . Дл гарантированного запуска блока 7 длительность полезного сигнала , который поступает на шину 22 импульсов умножаемой частоты, должна быть не меньшей времени 1,5 Т, где Т - период следовани импульсов опорной частотыо Исключение вли ни на работоспособность устройства помех, которые могут быть нэ шине 22 импульсов умножаемой частоты после спада заднего фронта импульса опорной частоты, например, в случае подключени внеш ней св зи к шине 22 импульсов умножаемой частоты достигаетс тем., что установка триггера 19 в состо ние О, -а, следовательно, и подключени элементен И к входу триггер.а 18 осуществл етс сигналом с третьего выхода блока 7 управлени , ного относительно момента поступлени полезного сигнала на шину 22 импульсов умножаемой частоты, Врем фо мировани сигнала на третьем входе блока 7 управлени может быть выбрано таким образом, чтобы установка триггера IS в состо ние О происходила с достаточной задержкой после спада заднего фронта полезног.о сигнала на шине 22 ймпульсов умножаемой частоты. Поскольку заполнение делител 1 опорной частоты начинаетс с его нулевого состо ни , врем формировани сигнала на третьем входе блока 7 управлени может измен тьс в достаточно широких пределах и ограничиватьс лишь, временем формировани второго импульса на основном выходе делител 1 опорной частоты, к торый проходит на вход входного счет чика 2 ймпуль со.в после начала работы делител 1 опорной частоты. Вли ние на, работоспособность устройства помех с длительностью, равной (0,51 ,5)Т,-, где Т - период следовани импульсов опорной частоты, чТо существенно повышает помехоусТойчи-. вость, а, следовательно, и надежность работы устройства, например. В случае подключени внешней линии св зи к шине 22 импульсов умножаемой частоты. Формула изобретени Устройство дл умножени частоты следовани периодических импульсов по авт, са, N , о. т л и ч а ю щ е е с тем,что, с целью повышени надежности работы, в него введены элемента И дополнительные триггеры и элементы НЕ, вход первого из которых соединен с выходом входного формировател импульсов, а выход через последовательно соединенные пер .вый элемент- И, второй элемент И, второй элемент НЕ, первый дополнительный триггер и третий элемент И - с входом блока-управлени и первым входом второго дополнительного триг- гера, второй вход которого соединен с третьим выходом блока управлени , первый выход - с первым входом четвертого элемента И, второй вход которогр подключен к выходу первого элемента НЕ, а втор.ой выход - с первым входом п того элемента И, втот рой вход которого соединен с вторым входом первого элемента И и выходом первого дополнительного триггера , второй вход которого подключен к выходу четвертого элемента И, при этом второй и третий входы второго .элемента И подключены соответственно к шине опорной частоты и к выходу п того, элемента И, а второй вход третьего элемента И соединен с выходом второго элемента ;;НЕ. Источники информации, рин тые во внимание при экспертизе 1. Авторское свидетельство СССР . кл, Н 03 , Г979о
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813317657A SU1005285A2 (ru) | 1981-07-15 | 1981-07-15 | Устройство дл умножени частоты следовани периодических импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813317657A SU1005285A2 (ru) | 1981-07-15 | 1981-07-15 | Устройство дл умножени частоты следовани периодических импульсов |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU824419A Addition SU166652A1 (ru) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1005285A2 true SU1005285A2 (ru) | 1983-03-15 |
Family
ID=20969205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813317657A SU1005285A2 (ru) | 1981-07-15 | 1981-07-15 | Устройство дл умножени частоты следовани периодических импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1005285A2 (ru) |
-
1981
- 1981-07-15 SU SU813317657A patent/SU1005285A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1005285A2 (ru) | Устройство дл умножени частоты следовани периодических импульсов | |
SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
SU1062757A1 (ru) | Устройство дл передачи и контрол сигналов | |
SU433643A1 (ru) | ||
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
RU2076455C1 (ru) | Селектор импульсов заданной кодовой комбинации | |
SU1589281A2 (ru) | Устройство дл обнаружени ошибок в дискретной последовательности | |
SU1059594A1 (ru) | Устройство дл контрол числа циклов работы оборудовани | |
SU1136166A2 (ru) | Устройство дл контрол цифровых систем | |
SU1751859A1 (ru) | Многоканальный преобразователь последовательного кода в параллельный | |
SU1649547A1 (ru) | Сигнатурный анализатор | |
SU1420653A1 (ru) | Устройство дл синхронизации импульсов | |
SU1150737A2 (ru) | Генератор последовательности импульсов | |
SU1709293A2 (ru) | Устройство дл ввода информации | |
SU1411953A1 (ru) | Селектор импульсов по длительности | |
SU1156053A1 (ru) | Устройство дл ввода информации от двухпозиционных датчиков | |
SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU1443153A1 (ru) | Устройство дл выделени и вычитани импульсов из последовательности импульсов | |
SU921093A1 (ru) | Пересчетное устройство | |
SU1640822A1 (ru) | Преобразователь частоты в код | |
SU1010717A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1007189A1 (ru) | Устройство дл временного разделени импульсных сигналов | |
SU886034A1 (ru) | Устройство дл приема информации | |
SU1706027A1 (ru) | Селектор импульсов по длительности | |
SU1151945A1 (ru) | Устройство дл ввода информации |