SU1167730A1 - Pulse counter-multiplier - Google Patents
Pulse counter-multiplier Download PDFInfo
- Publication number
- SU1167730A1 SU1167730A1 SU843686486A SU3686486A SU1167730A1 SU 1167730 A1 SU1167730 A1 SU 1167730A1 SU 843686486 A SU843686486 A SU 843686486A SU 3686486 A SU3686486 A SU 3686486A SU 1167730 A1 SU1167730 A1 SU 1167730A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- triggers
- bus
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
1.СЧЕТЧИК-УМНОЖИТЕ.ЛЬ ИМПУЛЬСОВ , содержащий триггеры, выходы которых соединены с соответствующими выходными шинами, а счетный вход триггера первого разр да соединен с входной шиной, элемент ИЛИ, первый вход которого соединен с выходом триггера п-го разр да, и два элемента И, первый вход первого из которых соединен с выходом элемента ИЛИ, отличающийс тем, что, с целью расширени функциональных возможностей путем обеспечени коэффициентов умножени , равных единице или , где п - числа натурального р да, в него введены щина управлени и элемент И-НЕ, первый вход которого соединен с первым входом элемента ИЛИ, выход - с вторым входом первого элемента И, второй вход - с вторым входом элемента ИЛИ и с выходом второго элемента И, первый вход которого соединен с входной щиной, второй вход - с щиной управлени , причем триггеры с первого по п-й разр дов, и начина с (п+1)-го, соединены последовательно, а счетный вход триггера (n-f 1)-го разр да соединен с выходом первого элемента И. 2. Устройство по п. 1, отличающеес тем, что, с целью исключени подбора i элементов по времени задержки распространени сигналов, в него введен элемент задержки, включенный между выходом с (Л л-го триггера и первым входом элемента ИЛИ. 6 v1. COUNTER-MULTIPLE. PULSES containing the triggers, the outputs of which are connected to the corresponding output tires, and the counting input of the first trigger trigger is connected to the input bus, the OR element, the first input of which is connected to the trigger output of the n-th digit, and two And, the first input of which is connected to the output of the OR element, characterized in that, in order to extend the functionality by providing multiplication factors equal to one or, where n is the number of the natural number, a control region and the NAND element, the first input of which is connected to the first input of the OR element, the output to the second input of the first element AND, the second input to the second input of the OR element and to the output of the second AND element, the first input of which is connected to the input thickness, the second input the control unit, the triggers from the first to the nth digit, and starting from (n + 1) -th, are connected in series, and the counting input of the trigger (nf 1) -th bit is connected to the output of the first element I. 2. A device according to claim 1, characterized in that, in order to exclude the selection of i elements according to the delay time signal propagation, a delay element is inserted in it, which is connected between the output of the c (L nth trigger and the first input of the OR element). 6 v
Description
О5O5
о:)about:)
Фиё.1Fiyo.1
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.The invention relates to a pulse technique and can be used in automation and computing devices.
Цель изобретени - расширение функциональных возможностей счетчика-умножител путем обеспечени коэффициентов умножени , равных единице или где п - числа натурального р да, а также исключение подбора элементов по времени задержки распространени сигналов .The purpose of the invention is to expand the functionality of the multiplier counter by providing multiplication factors equal to one or where n is the number of natural numbers, and also excluding the selection of elements according to the propagation delay time.
На фиг. 1 приведена структурна схема счетчика-умножител ; на фиг. 2 - временные диаграммы, по сн ющие его работу .FIG. 1 shows the block diagram of the multiplier counter; in fig. 2 - time diagrams that show his work.
Счетчик-умножитель (на примере ) содержит триггеры 1-5, выходы которых соединены с соответствующими выходными шинами 6, а счетный вход триггера 1 первого разр да соединен с входной шиной 7, элемент ИЛИ 8, первый вход которого соединен с выходом триггера 2 rt-ro разр да, и два элемента И 9 и 10, первый вход первого из которых соединен с выходом элемента ИЛИ 8, щину 11 управлени и элемент И-НЕ 12, первый вход которого соединен с первым входом элемента ИЛИ 8, выход - с вторым входом первого элемента И 9, второй вход - с вторым входом элемента ИЛИ 8 и с выходом второго элемента И 10, первый вход которого соединен с входной шиной 7, второй вход - с щиной 11 управлени , причем триггеры 1 и 2 с первого по «-ый разр д и триггеры 3-5, начина с )-го разр да, соединены последовательно , а счетный вход триггера 3 (п + 1)-го разр да соединен с выходом первого элемента И 9, кроме того, последовательно с триггерами 1 и 2 может быть включен элемент 13 задержки, выполненный , например, в виде резистивно-емкостной цепи.The multiplier counter (by example) contains triggers 1-5, the outputs of which are connected to the corresponding output buses 6, and the counting input of the first trigger 1 is connected to the input bus 7, the OR element 8, the first input of which is connected to the trigger output 2 rt- ro bit, and two elements AND 9 and 10, the first input of the first of which is connected to the output of the element OR 8, the control bar 11 and the element AND NOT 12, the first input of which is connected to the first input of the element OR 8, the output to the second input the first element And 9, the second input - with the second input of the element OR 8 and with the output of VT element 10, the first input of which is connected to the input bus 7, the second input - with a control thickness of 11, and triggers 1 and 2 from the first to the “th digit and triggers 3-5, beginning with the discharge), are connected sequentially, and the counting input of the trigger 3 (n + 1) -th bit is connected to the output of the first element And 9, in addition, in series with the triggers 1 and 2 may be included a delay element 13, made, for example, in the form of a resistive-capacitive circuit .
Устройство работает следующим образом (при счетчик-умножитель имеет коэффициент умножени 1 или 2 -f 1 5).The device operates as follows (when the multiplier counter has a multiplication factor of 1 or 2 - f 1 5).
В режиме умножени на «1 на шину 11 подаетс уровень «О (логического) при этом на выходе элемента 10 устанавливаетс уровень «О, а элемента 12 - «1. В этом случае выход триггера 2 оказываетс соединенным (через элементы 8 и 9) со счетным входом триггера 3, т. е. образуетс обычный счетчик импульсов. В режиме умножени на 5 на щину 11 подаетс уровень «1, при этом импульсы , поступающие на щину 7 (фиг. 2а), проход т через элементы 10 и 8 (фиг. 2д, е) на первый вход элемента 9 и через элемент 10 - на второй вход элемента 12.In the multiplication mode by "1, the bus 11 is supplied with the level" O (logical), while the output of the element 10 is set to the level "O and the element 12 -" 1. In this case, the output of flip-flop 2 is connected (via elements 8 and 9) with the counting input of flip-flop 3, i.e. a conventional pulse counter is formed. In the multiplication mode by 5, the level 11 is applied to the slit 11, while the pulses arriving at the slit 7 (Fig. 2a) pass through elements 10 and 8 (Fig. 2e, e) to the first input of element 9 and through element 10 - to the second input element 12.
Предположим, что все триггеры счетчикаумножител (фиг. 2б,в,к,л,м) установлены в «О, тогда на выходе элемента 9Suppose that all the triggers of the multiplier counter (Fig. 2b, b, k, l, m) are set to “O, then at the output of element 9
(фиг. 2и) также имеетс «О. Поступающие на щину 7 положительные импульсы переключают одновременно триггеры I и 3. Первый и второй входные импульсы через 5 элементы 10, 8 и 9 поступают на счетный вход триггера 3 без изменени пол рности , так как элемент 12 заблокирован уровнем «О с выхода триггера 2 (через элемент 13 задержки), и на его выходе установлен уровень «1.(Fig. 2i) there is also an "O. Positive pulses coming to bus 7 switch simultaneously triggers I and 3. The first and second input pulses through 5 elements 10, 8 and 9 arrive at the counting input of trigger 3 without changing polarity, because element 12 is blocked by the level "O from the output of trigger 2 ( through the delay element 13), and its output is set to level “1.
0 После прохождени первого импульса триггеры 1 и 3 устаналиваютс в состо ние «1, на щинах 6 счетчика-умножител устанавливаетс код 00101 (младщий разр д справа), соответствующий , после прохождени второго импульса триггеры 2 и 4 устанавливаютс в состо ние «1, триггеры 1 и 3 - в состо ние «О и на тинах б счетчика-умножител устанавливаетс код 01010, соответствующий 2X5 10. После прохождени второго импульса на выходе элемента 9 устанавливаетс уровень «1, так как на его входах задаютс уровни «1 с выхода триггера 2 через элемент 8 и с выхода элемента 12.0 After the passage of the first pulse, the triggers 1 and 3 are set to the state "1, in women 6 of the multiplier counter, the code 00101 is set (the younger bit on the right), the corresponding one; after the second pulse passes, the triggers 2 and 4 are set to the state 1 and 3 - the code 01010 corresponding to 2X5 is set to the state "O and on the bits of the multiplier counter. After the second pulse passes, the output of element 9 is set to level" 1, since at its inputs the levels "1 from the output of trigger 2 are set through element 8 and from the output element 12.
Третий и четвертый входные импульсыThird and fourth input pulses
5 через элементы 10, 12 и 9 поступают на счетный вход триггера 3 с измененной пол рностью, т. е. отрицательной пол рности , и триггер 3 срабатывает от фронта этих импульсов. После прохождени третьего импульса триггеры 1-4 устанавливаютс в состо ние «1 и на щинах 6 счетчика-умножител устанавливаетс код 01111 соответствующий .5 through elements 10, 12 and 9 arrive at the counting input of trigger 3 with a changed polarity, i.e. negative polarity, and trigger 3 is triggered from the front of these pulses. After the passage of the third pulse, the triggers 1-4 are set to the state "1" and the code 01111 is set on the women of the 6 multiplier counter.
При прохождении четвертого импульсаWith the passage of the fourth pulse
от его фронта триггер 3 устанавливаетс в состо ние «О, вызыва установкуfrom its front, trigger 3 is set to the "Oh, causing the setting
триггера 4 и 5 в состо ние «О и «1trigger 4 and 5 to the state of "O and" 1
соответственно.respectively.
От спада четвертого импульса триггер 1 устанавливаетс в состо ние «О, вызыва установку триггера 2 также в состо ние «О, и при этом на выходе триггера 2 формируетс отрицательный перепад (фиг. 2в). Этот отрицательный перепад через элемент 13 (фиг. 2г) и элемент 8 (фиг.2е) 5 поступает на первый вход элемента 9 и вызывает на его выходе отрицательный перепад (фиг. 2и), задержанный относительно спада четвертого импульса. От этого отрицательного перепада триггер 3 устанавливаетс в состо ние «1, и, таким образом, четвертый импульс дважды измен ет состо ние триггера 3.From the fall of the fourth pulse, trigger 1 is set to state "O", causing trigger 2 to also be set to state "O, and a negative differential is generated at the output of trigger 2 (Fig. 2c). This negative differential through element 13 (FIG. 2d) and element 8 (FIG. 2e) 5 arrives at the first input of element 9 and causes a negative differential (FIG. 2i) at its output, delayed relative to the decay of the fourth pulse. From this negative differential, the trigger 3 is set to the state "1, and thus the fourth pulse changes the state of the trigger 3 twice.
После прохождени четвертого импульса на счетчике-умножителе импульсов устанавливаетс код 10100, соответствующий . В дальнейшем каждый четвертый импульс из последовательности импульсов на шине 7 вызывает двойное срабатывание триггера 3, при второмAfter the passage of the fourth pulse, a corresponding code 10100 is set at the pulse multiplier. Subsequently, every fourth pulse from the sequence of pulses on bus 7 causes a double triggering of trigger 3, with the second
срабатывании производитс перенос в старший разр д при переполнении двоичного счетчика, состо щего из триггеров 1 и 2.the triggering is transferred to the most significant bit when the binary counter consisting of triggers 1 and 2 is overflowed.
Таким образом, каждый входной импульс производит запись в счетчик-умножитель числа «5, т. е. умножение числа входных импульсов на «5.Thus, each input pulse records in the multiplier counter the number “5, i.e., multiplying the number of input pulses by“ 5.
Дл правильного функционировани устройства необходимо выполнение двух условий:In order for the device to function properly, two conditions must be met:
t,(tn + t,3+t8-ft9) -(t|o + t,2 + t9), i,(tn-f tis+tg + tg) - (tlO + ts+te) ,t, (tn + t, 3 + t8-ft9) - (t | o + t, 2 + t9), i, (tn-f tis + tg + tg) - (tlO + ts + te),
tj-врем задержки переключени триггера 3; tn - врем задержки переключени триггеров 1 и 2;tj is the switching delay of trigger 3; tn is the switching delay time of the flip-flops 1 and 2;
io, ti2, ti3 - врем задержки распространени сигнала соответственно в элементах 8-10, 12 и 13. Если указанные выше услови выполн ютс при , то элемент 13 из устройства можно исключить.io, ti2, ti3 are the signal propagation delay times, respectively, in elements 8-10, 12, and 13. If the above conditions are met, then element 13 can be excluded from the device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843686486A SU1167730A1 (en) | 1984-01-04 | 1984-01-04 | Pulse counter-multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843686486A SU1167730A1 (en) | 1984-01-04 | 1984-01-04 | Pulse counter-multiplier |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1167730A1 true SU1167730A1 (en) | 1985-07-15 |
Family
ID=21098196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843686486A SU1167730A1 (en) | 1984-01-04 | 1984-01-04 | Pulse counter-multiplier |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1167730A1 (en) |
-
1984
- 1984-01-04 SU SU843686486A patent/SU1167730A1/en active
Non-Patent Citations (1)
Title |
---|
Патент US № 3798434, кл. 235-159, 1975. Авторское свидетельство СССР № 615609, кл. Н 03 К 23/04, 16.09.75. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1167730A1 (en) | Pulse counter-multiplier | |
SU1272342A1 (en) | Device for calculating value of exponent of exponential function | |
SU1487179A1 (en) | Device for counting pulses | |
SU1275762A1 (en) | Pulse repetition frequency divider | |
SU743204A1 (en) | Pulse frequency divider | |
SU1307587A1 (en) | Frequency divider with variable countdown | |
SU1280610A1 (en) | Device for comparing numbers | |
SU1226662A1 (en) | Frequency divider with discrete controlling of pulse duration | |
SU993460A1 (en) | Scaling device | |
SU1172004A1 (en) | Controlled frequency divider | |
SU1287254A1 (en) | Programmable pulse generator | |
SU1420648A1 (en) | Shaper of pulse trains | |
SU824446A1 (en) | Reversible binary coded decimal pulse counter | |
SU447850A1 (en) | Pulse counter | |
SU553749A1 (en) | Scaling device | |
SU760088A1 (en) | Device for comparing numbers with two thresholds | |
SU928659A1 (en) | Counting device | |
SU375651A1 (en) | FREQUENCY-PULSE MULTIPLE-PERFORMANCE DEVICE- ^ | |
SU395989A1 (en) | Accumulating Binary Meter | |
SU1150737A2 (en) | Pulse sequence generator | |
SU1195437A1 (en) | Device for selecting first and last pulses in pulse burst | |
SU738177A1 (en) | Circular register counter | |
SU1233271A1 (en) | Multichannel device for time discrimination of pulsed signals | |
SU970632A1 (en) | Pulse repetition frequency multiplier | |
SU540269A1 (en) | Digital integrator with control |