SU1167720A1 - Коммутатор - Google Patents

Abstract

КОММУТАТОР, содержащий канальные элементы И, первые входы которых  вл ютс  соответствующими входными щинами, а вторые входы соединены с соответствующими выходами распределител  импульсов, вход которого через первый элемент И подключен к первой шин тактировани , выходы канальных элементов И через первый элемент ИЛИ соединены с выходной щиной и первым в.ходом регистра сдвига, второй вход которого подключен к второй щине тактировани , пр мые и инверсные выходы двух последних разр дов регистра сдвига соответственно через второй и третий элементы И подключены ко входам второго элемента ИЛИ, выход интегратора через первый инвертор соединен со вторым входом первого элемента И, отличающийс  тем, что, с целью повышени  достоверности функционировани , введены четвертый, п тый и шестой элементы И, третий элемент ИЛИ и второй инвертор, выход которого соединен с первым входом шестого элемента И, а вход - с выходом третьего элемента ИЛИ, первый и второй входы которого соединены с выходами i соответственно четвертого и п того элементов И, выходы которых соединены с со (Л ответствующими пр мыми и инверсными выходами регистра сдвига, выход второго элемента ИЛИ соединен с вторым входом шестого элемента И, выход которого соединен с входом интегратора.

Description

о: vi

го Изобретение относитс  к электросв зи и может быть использовано в электронных устройствах установлени  св зи между источниками и приемником цифровой информации . Известен коммутатор, содержаш,ий канальные элементы И, распределитель, регистр сдвига, эл ементы И, ИЛИ 1. Известен также оммутатор, содержащий канальные элементы И,, первые входы которых  вл ютс  соответствующими входны-10 ми щинами, а вторые входы соединены с соответствующими выходами распределител  импульсов, вход которого через первый элемент И подключен к первой шине тактировани , выходы капельных элементов И через первый элемент ИЛИ соединены15 с выходной шиной и первым входом регистра сдвига, второй вход которого подключен к второй шине тактировани , пр мые и инверсные выходы двух последних разр дов регистра сдвига соответственно через второй и третий элементы И подключены к входам второго элемента ИЛИ, выход интегратора через первый инвертор соединен с вторым входом первого элёмента И, а выход второго элемента ИЛИ соединен также с входом интегра-25 тора 2. Недостаток известных коммутаторов - невысока  достоверность функционировани  в св зи с возможностью постепенного накопител  интегратором помехи. Цель изобретени  - повышение досто-30 верности функционировани . Поставленна  цель достигаетс  тем, что в коммутатор, содержащий канальные элементы И, первые входы которых  вл ютс  соответствующими входными шинами, а вто-35 рые входы соединены с соответствующими выходами распределител  импульсов, вход ко торого через первый элемент И подключен к первой шине тактировани , выходы канальных элементов 11 через первый элемент ИЛИ соединены с выходной шиной и первы .м входом регистра сдвига, второй вход которого подключен к второй шине тактировани , пр мые и инверсные выходы двух последних разр дов регистра сдвига соответственно через второй и третий эле-45 менты И подключены к входам второго элемента ИЛИ, выход интегратора через первый инвертор соединен с вторым входом первого элемента И, введены четвертый, п тый и шестой элементы И, третий элемент ИЛИ и второй инвертор, выход которого50 соединен с первым входом шестого элемента И, а вход - с выходом третьего элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно четвертого и п того элементов И, входы которых соединены с соответствую-55 щими пр мыми инверсными выходами регистра сдвига, выход второго элемента ИЛИ соединен с вторым входом шестого 11677 0 элемента И, выход которого соединен с входом интегратора. На фиг. 1 представлена функциональна  схема коммутатора; на фиг. 2 - временные диаграммы его работы. Коммутатор содержит входные шины 1, которые подключены к первым входам соответствующих канальных элементов И 2 вторые входы которых соединены с соответствующими выходами распределител  3 импульсов, первый элемент ИЛИ 4. входы которого соединены с выходами канальных элементов И 2, а выход соединен с первым входом регистра 5 сдвига, второй вход которого соединен с второй шиной б трактировани , а пр мые и инверсные выходы двух последних разр дов соединены соответственно с входами второго 7 и третьего 8 элементов И, выходы которых соединены с входами второго элемента ИЛИ 9, четвертый 10 и п тый 11 элементы И, входы которых соединены с соответствующими пр мыми и инверсными выходами регистра 5 сдвига, а выходы соединены с входами третьего элемента ИЛИ 12, выход которого через второй инвертор 13 подключен к входу шестого И 14, другой вход которого соединен с выходом второго элемента ИЛИ 9, а выход через последовательно соединенные интегратор 15 и первый инвертор 16 подключен к входу первого элемента И 17, другой вход которого  вл етс  первой шиной 18 тактировани , а выход соединен с входом распределител  3 импульсов. Коммутатор работает следующим образом . В зависимости от состо ни  распределител  3 импульсов открываетс  один соответствующий канальный элемент И 2 и информаци  с соответствующей входной шины 1 поступает через первый элемент ИЛИ 4 на выходную шину19 и первый вход регистра 5 сдвига. Если данна  входна  шина 1 активна, то через нее поступают нулевые и единичные пачки импульсов с числом импульсов . В результате прохождени  данного сигнала через регистр 5 сдвига выходе второго 7 и третьего 8 элементов И по вл ютс  только единичные пачки импульсов, укороченные по сравнению с входными на единицу, которые через второй элемент ИЛИ 9 поступают на один из входов шестого элемента И 14. При отсутствии запрещающего потенциала на другом входе шестого элемента И 14 сигнал поступает на вход интегратора 15, который постепенно накапливает напр жение и через определенное врем , определ емое частотой повторени  и количеством импульсов во входных пачках. По достижении напр жением на выходе интегратора 15 порога срабатывани  первого инвертора 16 последний срабатывает и логическим путем

на своем выходе запрещает первый элемент И 17, прекраща  подачу импульсов с первой шины 18 тактировани  на вход распределител  3 импульсов.

Этим самым закрепл етс  канал св зи за соответствующий активной входной шиной 1.

Если сигнал на первом выходе регистра 5 сдвига представл ет собой чередующуюс  последовательность логических нулей и единиц , т. е. на вход устройства пришла 2-элементна  пачка помехи, на выходе либо четвертого элемента И 10, либо п того элемента И 11 сформируетс  сигнал запрета - логическа  единица, котора  через четвертый элемент ИЛИ 12 и второй инвертор 13 запретит поступление импульса на вход

интегратора 15 (фиг. 2а). Если же на выходе устройства присутствует информационный сигнал, т. е. сигнал на 1 первых выходах регистра 5 сдвига отличен от чередующейс  последовательности, на выходах четвертого 10 и п того И элементов И присутствуют логические нули и сигнал запрета отсутствует (фиг. 26). Технический эффект от использовани  данного коммутатора заключаетс  в повышении достоверности его функционировани  за счет запрета проникновени  сигнала помехи на вход интегратора, что исключает закрепление канала св зи за входной шиной, в которой отсутствует полезна  информаци .

ФигЛ

П П П П П П-П I-1ППППППП

Фиг. 2 5

Claims (1)

1. КОММУТАТОР, содержащий канальные элементы И, первые входы которых являются соответствующими входными шинами, а вторые входы соединены с соответствующими выходами распределителя импульсов, вход которого через первый элемент И подключен к первой шин тактирования, выходы канальных элементов И через первый элемент ИЛИ соединены с выходной шиной и первым входом регистра сдвига, второй вход которого подключен к второй шине тактирования, прямые и инверсные выходы двух последних разрядов регистра сдвига соответственно через второй и третий элементы И подключены ко входам второго элемента ИЛИ, выход интегратора через первый инвертор соединен со вторым входом первого элемента И, отличающийся тем, что, с целью повышения достоверности функционирования, введены четвертый, пятый и шестой элементы И, третий элемент ИЛИ и второй инвертор, выход которого соединен с первым входом шестого элемента И, а вход — с выходом третьего элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно четвертого и пятого элементов И, выходы которых соединены с соответствующими прямыми и инверсными выходами регистра сдвига, выход второго элемента ИЛИ соединен с вторым входом шестого элемента И, выход которого соединен с входом интегратора.