SU1167523A1 - Фазовый дискриминатор - Google Patents

Abstract

ФАЗОВЫЙ ДИСКРИМИНАТОР, содержащий два формировател  пр моугольных импульсов, входные шины, соединенные с входами формирователей пр моугольных импульсов, и выходные шины, отличающийс   тем, что, с целью повышени  быстродействи , в него дополнительно введены четыре ключа, два элемента ИЛИ и два D -триггера, причем выход первого формировател  пр моугольных импульсов св зан с входами первого и второго ключей и первым входом второго элемента ИЛИ, вьрсод второго формировател  пр моугольных импульсов св зан с входами третьего и четвертого ключей и первым входом первого элемента ИЛИ, вькод первого ключа св зан с синхронизирующим входом первого D -триггера и выходом третьего ключа, вькод четвертого ключа св зан с синхронизирующим входом второго 1) -триггера и выходом второго ключа, инверсные выходы О -триггеров соединены с их входами, пр мой выход первого D-триггера соединен с вторым входом (Л второго элемента ИЛИ и первой выходной шиной, пр мой выход второго D-триггера соединен с вторым входом первого элемента ИЛИ и второй выходной шиной, выход первого элемента ИЛИ св зан с управл ющими входами первого и второго ключей, а выход второго элемента ИЛИ - с управл ющими входами третьего и четвертого о ел ключей. о 9

Description

Изобретение относитс  к измерительной технике и может быть использовано дл  определени  разности фаз двух импульсных сигналов.

Известен фазовый дискриминатор, содержащий два инвертора, три элемента И, триггер знака, триггер фазы и два повторител -ограничител  длительности импульсов lj.

Фазовый дискриминатор работоспособен в том случае, если длительность первого из пришедших входных сигналов больше разности фаз входньк сигналов.

Известен фазовый дискриминатор, содержащий два импульсно-фазовых различител , каждый из которых состоит из триггера, инвертора и двух логических элементов И, логический элемент ИЖ и две линии . задержки 2J .

Однако в таком дискриминаторе минимальна  величина сдвига фаз ограничиваетс  величиной времени линии задержки. Кроме того,дискриминатор определ ет разность фаз-сигналов с погрешностью, равной величине времени линии задержки.

Наиболее близким по техническому решению к предлагаемому  вл етс  фазовый дискриминатор, содержащий два формировател  пр моугольных импульсов, три логических схемы И, два триггера и две выходные логические схемы И, а также две входные и две выходные шины |д.

Указанньй дискриминатор характеризуетс  недостаточно широким диапазоном измерени  разности фаз сигналов , св занным с низким быстродействием . Выходной сигнал запаздывает относительно первого из пришедших сигналов на врем  4t и относительно второго из пришедших сигнало на врем  4 С - врем  переключени  логического элемента схемы) и, как следствие этого, фазовый дискриминатор не может измер ть разность фаз сигналов меньшую, чем 4 ,

Целью изобретени   вл етс  повышение быстродействи .

Поставленна  цель достигаетс  тем, что в фазовый дискриминатор, содержащий два формировател  пр моугольных импульсов, входные шины, соединенные с входами формирователей пр моугольных импульсов, и

выходные шины, дополнительно введены четыре ключа, два элемента ИЛИ и два D -триггера, причем выход пер .вого формировател  пр моугольных 5 импульсов св зан с входами первого . и второго ключей и первым входом второго элемента ИЛИ, выход второго формировател  пр моугольных импульсов св зан с входами третьего и четвертого ключей и первым входом первого элемента ИЛИ, выход первого ключа св зан с синхронизирующим входом первого D -триггера и выходом третьего ключа, выход четвертого

fS ключа св зан с синхронизирзтощим вхо- . дом второго Б -триггера и выходом второго ключа, инверсны-е выходы

jD-триггеров соединены с их входами, ; пр мой выход первого D -триггера

0 соединен с вторым входом второго элемента ИЛИ и первой выходной шиной , пр мой выход второго D-триггера соединен с вторым входом первого элемента ИЛИ и второй выходной

5 шиной, выход первого элемента ИЛИ св зан с управл ющими входами первого и второго ключей, а выход второго элемента ИЛИ - с управл ющими входами третьего и четвертого ключей. На чертеже представлена структур0 на  схема фазового дискриминатора. . Дискриминатор содержит входные шины 1 и 2, которые через формирователи 3 и 4 пр моугольных импульсов , ключи 5, 6 и 7, 8 соединены с

триггерами 9 и 10, элементы ИЛИ 11 и 12, соединенные по входам с формировател ми 3 и 4 и с выходами триггеров 9 и 10, а по выходам - с ключами 5, 6 и 7, 8, а такжевыходные0 шины 13 и 14. . Фазовый дискриминатор работает следующим образом.

В исходном состо нии на входных 5 и выходных шинах низкий уровень . напр жени , ключи 5 и 6 наход т , с  в открытом состо нии, а ключи 7 и 8 - в закрытом. Предположим, что опережающий входной сигнал поступает на 0 шину 1. Формирователь 3 пр моугольных импульсов формирует импульс с длительностью, равной или несколько большей, чем врем  переключени  |)-триггера 9. Передний фронт сформированного импульса должен иметь

крутизну, достаточную дл  переключени  Р -триггера 9. К крутизне заднего фронта этого импульса особых

требований не предъ вл етс . Сфррмированньй импульс через открытый ключ 5 поступает на С-вход D -триггера 9 и устанавливает его в единичное состо ние . Пройд  одновременно через элемент ИЛИ 12, сформированный импульс переводит ключ 8 в замкнутое а-ключ 6 в разомкнутое состо ние. Через отрезок времени . с выхода р Триггера 9 на вход элемента ШШ J2 поступает высокий уровень напр жени  подтвержда  замкнутое состо ниех ключа 8 и разомкнутое ключа 6, а импульс 3 формировател  пр моугольных импульсов заканчиваетс . Ввиду toro, что ; 3 -триггера 9, например К- 155ТМ2, пор дка 60 не, а -и типовой схемы ИЛИ, например К 155ЛП1, пор дка 22 не, ключа; 6 и 8 устанавливаютс  в нужное состо ние к моменту переключени  D -триггера 9. Достигнутое состо ние фазового дискриминатора сохран етс  до прихода запаздьгоающего входного сигнала. Он приходит на входную шину 2. Формирователь 4 пр моугольных импульсов формирует импульс, который, пройд  через открытый ключ 8, возвращает р-триггер 9 в исходное состо ние.

Одновременно импульс с вь1хода формировател  4 пр моугольных импульсов проходит через элемент ШШ 11 и устанавливает ключ 7 в замкнутое, а ключ 5 в разомкнутое состо ние. Но поскольку на вход ключа 7 сигнал не подаетс , состо ние 33 -триггера 10 не мен етс .

Таким образом, на выходной шине 13 формируетс  сигнал разности фаз входных сигналов..

В случае,, когда опережающий сигнал приходит на входную шину 2, импульс, длительность которого равна разности Фаз входных.сигналов, формируетс  аналогичньм o6pa3OMJ на выходной шине 14.

Эффективность фазового дискриминатора заключаетс  в том, что он позвол ет измер ть разность фаз сигналов, равную 2 . Таким образом дискриминатор обладает расширенным диапазоном измерени  разности фаз сигналов, т.е..повышенньм быстродействием . Использование предлагаемого фазового дискриминатора, например, в системах фазовой автоматической подстройки частоты, позвол ет повысить их точность.

//

с

/2

8

N

П

Claims (1)

1. ФАЗОВЫЙ ДИСКРИМИНАТОР, содержащий два формирователя прямоугольных импульсов, входные шины, соединенные с входами формирователей прямоугольных импульсов, и выходные шины, отличающий- с я тем, что, с целью повышения бы-’ стродействия, в него дополнительно введены четыре ключа, два элемента ИЛИ и два D -триггера, причем выход первого формирователя прямоугольных ймпульсов связан с входами первого и второго ключей и первым входом второго элемента ИЛИ, вьпсод второго формирователя прямоугольных импульсов связан с входами третьего и четвертого ключей и первым входом первого элемента ИЛИ, выход первого ключа связан с синхронизирующим входом первого D -триггера и выходом третьего ключа, выход четвертого ключа связан с синхронизирующим входом второго I) -триггера и выходом второго ключа, инверсные выходы D -триггеров соединены с их входами, прямой выход первого D-триггера соединен с вторым входом второго элемента ИЛИ И первой выходной шиной, прямой выход второго D-триггера соединен с вторым входом первого элемента ИЛИ и второй выходной шиной, выход первого элемента ИЛИ связан с управляющими входами первого и второго ключей, а выход второго элемента ИЛИ - с управляющими входами третьего и четвертого ключей.

   Од М in

   1 1167523