SU1370750A1 - Устройство тактовой синхронизации - Google Patents
Устройство тактовой синхронизации Download PDFInfo
- Publication number
- SU1370750A1 SU1370750A1 SU864104825A SU4104825A SU1370750A1 SU 1370750 A1 SU1370750 A1 SU 1370750A1 SU 864104825 A SU864104825 A SU 864104825A SU 4104825 A SU4104825 A SU 4104825A SU 1370750 A1 SU1370750 A1 SU 1370750A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- bus
- switch
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретени - повышение разрешающей способности - достигаетс за счет формировани раздельных выходных импульсов, длительность которых равна периоду тактовой частоты при по влении следующего одного импульса в момент формировани результата от воздействи предьщущего выходного импульса. Дл этого в устройство дополнительно введен элемент И 4 и соответствующие функциональные св зи. Устройство также содержит триггеры D- типа 1 и 5, коммутатор 2, входную шину 3, выходную шину 6, шину 7 тактовых импульсов. Коммутатор 2 выполнен на логическом элементе 2-ЗИ- 2ИЛИ. Устройство имеет возможность различать следующие один за другим входные импульсы с интервалом менее периода тактовых импульсов, что по- вьшает его разрешающую способность. сл
Description
/
- It
D
с
/
00
о ел
г
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.
Цель изобретени - повышение разрешающей способности за счет формировани раздельных выходных импульсов , длительность которых равна периоду тактовой частоты при по влении последующего входного импульса в момент формировани результата от воздействи предыдущего выходного импульса.
На чертеже приведена электрическа функциональна схема устройства тактовой синхронизации.
Устройство содержит первый триггер 1 (D-типа), инверсный выход которого соединен с его D-входом и с первым управл ющим входом коммутатора 2 (элемент 2-ЗИ-2ИПИ), первый информационный вход которого соединен с входной шиной 3, выход - с С-вхо- дом первог о тригтера 1 , пр мой выход которого соединен с вторым управл ющим входом коммутатора 2 и с первым входом элемента И 4, выход которого соединен с D-входом второго триггера 5 (D-типа), пр мой вы; т которого соединен с выходной шиной 6, инверсный выход - с вторым входом элемента И 4 и третьим управл ющим входом коммутатора 2, второй информационный вход которого соединен с С-входом второго триггера и с шиной 7 тактовых импульсов.
Устройство работает следующим образом .
В исходном состо нии триггеры 1 и 5 наход тс в нулевом состо нии (срества установки в исходное состо ние не показаны), При этом в соответстви с сигналами, поступающими с пр мого и инверсного выходов триггера 1, шина 3 через коммутатор 2 подключена к С-входу триггера 1, на D-входе этого триггера присутствует единичный сигнал.
По срезу (переход из 1 в О) сигнала, поступившего по шине 3 через коммутатор 2 на С-вход триггера 1, последний устанавливаетс в единичное состо ние и на его пр мом выходе по вл етс единичный сигнал, а на инверсном - нулевой.
В результате на D-вход тригтера поступает нулевой сигнал, а к С-входу триггера 1 подключаетс шина 7.
Г
0
5
0
Поскольку триггер 5 находитс в нулевом состо нии, на его инверсном выходе имеетс единичный сигнал, разрешающий подключение шины 7 к С-входу триггера 1 и передачу информации с пр мого выхода триггера на D-вход триггера 5, т.е. на D-вход триггера 5 поступает единичный сигнал с пр мого выхода трихтера 1.
По срезу очередного тактового импульса , поступившего по шине 7, осуществл етс переключение триггера 5, на его пр мом выходе формируетс фронт импульса, поступающего на шину 6. Одновременно нулевой сигнал с инверсного выхода триггера 5 запрещает передачу информации на D-вход этого триггера с пр мого выхода триггера 1, а также запрещает подключение шины 7 к С-входу триггера 1. Кроме того, по срезу этого же импульса на шине 7 сбрасываетс триттер 1 и в соответствии с сигналами на его пр мом и инверсном выходах к С-входу триггера 1 подключаетс через коммутатор 2 шина 3. По срезу следующего тактового импульса, поступающего по шине 7, триггер 5 сбрасываетс в исходное состо ние (нулевое ) и формируетс срез выходного импульса на шине 6. Единичный сигнал с инверсного выхода триггера 5, поступающий на вход элемента И 4, разре- 5 шает передачу информации с пр мого выхода тригтера 1 на D-вход триггера 5 .
Если в процессе формировани выходкого импульса на шину 6 (при установленном в единичное состо ние трип-ере 5) поступил последующий сигнал по шине 3 через коммутатор 2 на С-вход триггера 1, последний устанавливаетс в единичное состо ние. При этом на его инверсном выходе формируетс нулевой сигнал, в соответствии с которым осуществл етс отключение шины 3 от С-входа триггера 1.
В этот момент времени на инверсном выходе триггера 5 также присутствует нулевой сигнал, блокирующий подключение к С-входу триггера 1 шины 7. В результате после поступлени среза
следующего тактового импульса триггера 1 сохран ет свое состо ние, а триггер 5 сбрасываетс в исходное состо ние и формирование первого выходного импульса на шине 6 заканчива31
етс . На инверсном выходе триггера 5 по вл етс единичный сигнал, который разрешает передачу информации, с пр мого выхода триггера 1 через элемент И 4 на D-вход триггера 5, а также подключение к С-входу триггера 1 шины 7. По срезу очередного тактового импульса триггер 1 сбрасываетс , а триггер 5 устанавливаетс в единичное состо ние. На ег о пр мом выходе формируетс следующий выходной импульс , поступающий на шину 6,
Дальнейша работа устройства осуществл етс аналогично описанному.
Claims (1)
- Формула изобретениУстройство тактовой синхронизации, содержащее первый триггер, D-вход ко70750торого соединен с его инверсным выходом и с первым управл ющим входом коммутатора , первый информационный вход f с входной шиной, выход - с С-входомпервого триггера, пр мой выход которого соединен с вторым управл ющим входом коммутатора, второй информационный вход которого соединен с шиJQ ной тактовых импульсов и с С-входомвторого триггера, пр мой выход которого соединен с выходной шиной, о т- личающеес тем, что, с целью повышени разрешающей способ )5 ностн в него введен элемент И, выход которого соединен с D-входом второго триггера, первый вход - с вторым управл ющим входом коммутатора, третий управл ю ций вход которого сое20 динен с вторым входом элемента И и с инверсным выходом второго триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864104825A SU1370750A1 (ru) | 1986-08-12 | 1986-08-12 | Устройство тактовой синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864104825A SU1370750A1 (ru) | 1986-08-12 | 1986-08-12 | Устройство тактовой синхронизации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1370750A1 true SU1370750A1 (ru) | 1988-01-30 |
Family
ID=21251770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864104825A SU1370750A1 (ru) | 1986-08-12 | 1986-08-12 | Устройство тактовой синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1370750A1 (ru) |
-
1986
- 1986-08-12 SU SU864104825A patent/SU1370750A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1054897, кл. Н 03 К 5/135,18.07.86. Авторское свидетельство СССР № 1298872, кл. Н 03 К 5/135,03.10.85. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1370750A1 (ru) | Устройство тактовой синхронизации | |
SU1370751A1 (ru) | Формирователь импульсов | |
SU1383473A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU1070687A1 (ru) | Устройство дл синхронизации импульсов | |
SU1157666A1 (ru) | Формирователь одиночного импульса | |
SU1411953A1 (ru) | Селектор импульсов по длительности | |
SU1148105A1 (ru) | Устройство дл синхронизации импульсов | |
SU1695389A1 (ru) | Устройство дл сдвига импульсов | |
SU786007A1 (ru) | Устройство запрета | |
SU1510074A1 (ru) | Устройство дл синхронизации импульсов | |
SU1128377A1 (ru) | Устройство дл выделени одиночного импульса | |
SU1443154A1 (ru) | Устройство дл контрол импульсов | |
SU1091162A2 (ru) | Блок приоритета | |
SU444314A1 (ru) | Многопозиционный компаратор частоты следовани импульсов | |
SU1084980A1 (ru) | Устройство дл преобразовани серии импульсов в пр моугольный импульс | |
SU1372606A1 (ru) | Селектор импульсной последовательности | |
SU1529427A1 (ru) | Устройство дл временного разделени двух импульсных сигналов | |
SU1389008A2 (ru) | Устройство дл приема ьиимпульсного сигнала | |
SU1529429A1 (ru) | Устройство дл защиты от дребезга контактов | |
SU1451840A1 (ru) | Устройство дл формировани импульсов | |
RU1811003C (ru) | Устройство дл разделени импульсов | |
SU1706027A1 (ru) | Селектор импульсов по длительности | |
SU1188867A1 (ru) | Устройство дл синхронизации импульсов | |
SU1661979A1 (ru) | Устройство дл выделени первого и последнего импульсов в пачке | |
SU1667268A1 (ru) | Устройство предварительной синхронизации |