SU1160424A1 - Устройство управлени доступом к общей пам ти - Google Patents

Abstract

УСТРОЙСТВО УПРАВЛЕНИЯ ДОСТУПОМ К ОБЩЕЙ ПАМЯТИ, содержащее тактовьй генератор, группу информационных регистров и группу выходных шин- ных формирователей, причем информационный вход устройства соединен с информационными входами информационных регистров группы, выходы которых соединены с информационными входами выходных шинных формирователей груп- . пы, выходы которых соединены с группой информационных выходов устройства , отличающеес  тем, что, с целью повьшени  пропускной способности за счет увеличени  количества микропроцессоров, совместно использующих общую пам ть в зада«ном интервале времени, оно содержит формирователь одиночного импульса;, распределитель импульсов, первую, вторую, третью и четвертую группы элементов .И, группу дешифраторов, грзтпу D-триггеров, группу входных регистров , , вторую и третью группы входных шинных формирователей, причем вход установки в О распределител  импульсов соединен с входом начальной установки устройства, первый выход тактового генератора соединен с выходом тактовых импульсов ус1 ройства , второй выход тактового генер атора соединен с синхровходом распределител  импульсов и входом формировател  одиночного импульса, выход которого соединен с первыми входами элементов И первой группы, вторые входы которых соединены с первыми входами элементов И второй и третьей групп и выходами дешифраторов (Л группы, группа адресных входов устройства подключена к входам дешифрас торов группы и соединена с информационными входами входных шинных формирователей первой группы, выходы которых соединены с адресным выходом устройства, группа входов записи устройства подключена к вторым вхоа дам элементов И второй группы, выходы которых соединены с управл ющими входами входных регистров группы и SP информационными входами D-триггеров 4 группы, группа входов считьюани  устройства подключена; к вторым элементов И третьей группы, вы:ходы которых соединены с управл :ющимв входами выходных шинных формирователей , информащюнные входы входных регистров группы подключе ,ны к группе информационных входов устройства, выходы входных регистров группы соединены с информацион ными входами шинных формирователей второй группы, выходы эцекентоа И

Description

первой группы соединены с управл ющими входами информационных регисров группы и входных шинных формирователей третьей группы, информационные входы которых соединены с выходами D-триггеррв группы и первыми входами элементов И четвертой группы, выходы входных шинных формирователей третьей группы подключены к выходу записи-считывани  устройства, выходы элементов И четвертой группы соединены с управл ющими входами входных шинных формирователей второй группы, выходы которых соединены с информационными выходами устройства, i-й выход распределител  импульсов подключен к управл ющему входу i-ro входного шинного формировател  первой группы и соединен с третьим входом i-ro элемента И первой группы, вторым входом i-го элемента И четвертой группы и синхровходом 1 -го D-триггера группы (i , N , где.- количество элементов в групnej .

Изобретение относитс  к цифровой вычислительной технике и предназна чено дл  использовани  в мультипроцессорных системах на основе микропроцессоров и микроэвм, Известно устройство, обеспечивающее возможность использовани  обще пам ти двум  микропроцессорами-, содержащее общую пам ть, общий генератор , тактовых импульсов, используемьй дл  синхронизации работы микро процессоров, приоритетный арбитр, служащий дл  организации доступа микропроцессоров к общей пам ти, а также усилители-формирователи, обеспечивающие св зь микропроцессоров с общей пам тью lJ. Недостатком этого устройства  вл етс  снижение производительноети микропроцессоров вследствие простоев при их одновременном обращени к пам ти, что св зано с вьшолнением микропроцессорами дополнительных тактов ожидани  готовности пам ти. Наиболее близким по технической сущности к изобретению  вл етс  уст ройство, содержащее общую пам ть, тактовьш генератор, входной мультиплексор , выходные регистры и выходные усилители-формиров&тели 2 J. Недостатком известного устройства  вл етс  невозможность его использовани  более чем-двум  микро;процессорами , Цель изобретени  - повьшение пропускной способности устройства за счет увеличени  количества микро процессоров, совместно использующих общую пам ть в заданном интервале, времени. Поставленна  цель достигаетс  тем, что в устройство дл  управлени  доступом к общей пам ти, содержащее тактовый генератор, группу информационных регистров и группу выходных шинных формирователей, причем информационный вход устройства соединен с информационными входами информационных регистров группы, выходы которых соединены с информационными входами выходных шинных формирователей группы, выходы которых соединены с группой информационных выходов устройства, введены формирователь одиночного импульса, распределитель импульсов, перва , втора , треть  и четверта  группы элементов И, группа.дешифраторов, группа D-триггеров, группа входных регистров , перва , втора  и треть  группы входных шинных формирователей, причем вход установки в О распределител  импульсов соединен с входом начальной установки устройства, первьй выход тактового генератора соединен с выходом тактовых импульсов устройства , второй .выход тактового генератора соединен с синхровходом распреелител  импульсов и входом формиовател  одиночного импульса, выход оторого соединен с первыми входами лементов И первой группы, вторые ходы которых соединены с первыми ходами элементов И второй и третьей групп н выходами дешифраторов группы, группа адресных входов устройства подключена к входам дешифраторов группы и соединена с информационными входами входных шинных формирователей первой группы, выходы которых соединены с адресным выходом устройства, группа входов записи устройства подключена к. вторым входам элементов И второй группы, выходы KOTOpbtx соединены с упраЬл юзими входами входных регистров груп пы и информационными входами D-триггеров группы, группа входов считыва ,ни  устройства подключена к вторым входам элементов И третьей группы, выходы которых соединены с управл ющими входами выходных шинных формирователей , информационные входы вход ных регистров группы подключены к группе информационных входов устройства , выходы входных регистров группы соединены с информационными входа ми шинных формирователей второй груп пы, вькоды элементов И первой группы соединены с управл ющими входами информационных регистров группы и вход ных шинных формирователей третьей группы, информационные входы которых соединены с выходами D-триггеров гру пы и первыми входами элементов И чет вертой группы, выходы входных шинных формирователей третьей группы подклю чены к выходу записи-считывани  устройства , выходы элементов И-четвертой группы соединены с управл ющими входами входных шинных формирователе второй группы, выходы кот.орых соединены с информационными выходами устройства , i-й выход распределител  им пульсов подключен к управл ющему вхо ду 1-го входного шинного формировател - первой группы и соединен с третьим входом i-ro элемента И первой группы, вторым входом i-ro элеме та И четвертой группы и синхровходом i-ro D-триггера группы (i 1, N), где .N - количество элементов в группе ) . На чертеже изображена блок-схема предлагаемого устройства. Устройство содержит тактовый генератор 1, формирователь 2 одиночног импульса, распределитель 3 импульсов четыре группы элементов И 4-7, груп- пу дешифраторов 8, группу информационных регистров 9, группу выходных шинных формирователей 10, группу вхол ных регистров 11, группу D-триггеров 12, три группы входных шинных формирователей 13-15, группу информационных входов 16 устройства, вход 17 начальной установки, выход 18 Фактовых импульсов тактового генератора, группу адресных входов 19 устройства, группы входов записи 20,и считывани  21 устройства, группу информационных выходов 22 устройства. Устройство работает следующим образом . При поступлении сигнала по входу 17 начальной установки распределитель 3 импульсов устанавливаетс  в исходное состо ние. Тактовые импульсы с первого выхода тактового генератора 1 поступают на выход 18 тактовых импульсов, обеспечива  синхронизацию работы подключенных к устройству микропроцессоров. По окончании действи  сигнала начальной установки очередной тактовый импульс, поступающий со второго выхода тактового генератора 1, выэьгоает по вление сигнала на первом выходе расйределнтел  3 импульсов. Этот сигнал обеспечивает прохождение на информационный выход, адресный выход и выход записи-считывани  устройства сигналов с выходов первых элементов групп соответственно 1315 на врем  t, равное периоду следовани  тактовых импульсов на втором выходе тактового генератора 1. Длительность рабочих циклов записи t, и считьшани  Гщ-ч используемой в устройстве 16 пам ти, должна удовлетвор ть условию t Q max (t, о цaп цсм ; Тактовые импульсы на втором выЬсоде ;тактового генератора 1 вызывают циклическое изменение сигналов на выходах распределител  3 таким образом, что пололмтельный сигнал последовательно по вл етс  на всех его выходах от первого до N-ro, обеспечива  поочередно коммутацию на выходы устройства сигналов с выходов элементов соответственно с первого по R-й групп 13-15. Период циклическоо изменени  сигналов на выходах распред лител  3 равен периоду следовани  сигналов на выходе 18 тактовых импульсов , которые используютс  дл  тактировани  работы микропроцессоов и определ ют длительность их ашинных тактов. Таким образом, за

врем  длительности машинного такта работающих синхронно микропроцессоров к общей пам ти последовательно могут получить доступ все N микропроцессоров .

По вление очередного тактового импульса на втором выходе тактового генератора 1 вызывает по вление на выходе формировател  2 одиночног импульса импульсного сигнала.

Формирователь 2 одиночного импульса обеспечивает вьщолнение временных условий дл  циклов записи и считывани  используемой пам ти.

При обращении i-ro мик эопроцессора к общей пам ти дл  записи или считывани  данных на соответствующем входе группы 19 адреса устанавливаютс  сигналы, обеспечивающие по вление сигнала на вькоде i-ro дешифратора 8 труппы.

При записи данных в пам ть сигнал с i-ro входа группы 20 проходит на выход i-ro элемента И группы 5 и обеспечивает запись информации в i-й входной регистр группы 11 с i-ro информационного входа группы входов 16 устройства. По вление управл ющего сигнала на соответствующем выходе распределител  3 вызывает подключение к адресному выходу устройства сиг;налов с соответствующего входа группы 19. Одновременно управл ющий сигнал устанавливет по С входу соответствующий D-тригер , что приводит к прохождению запсанной в i-й входной регистр группы 11 информации через i-й формирователь группы 14 на информационньй выход устройства.. Импульсный сигнал с выхода формировател  2 одиночного импульса, проход  через i-й элемент И группы 4 на управл ющий вход i-ro формировател  группы 15, вызывает прохождение сигнала с «го информационного входа на выход записи-считывани  устройства, обеспечива  запись информации.

Окончание си1нала на i-м входе группы входов 20 вызывает сброс срот5 ветствующего D-триггера с поступлением на его С-вход очередного управл ющего сигнала. При этом на выходе соответствующего формировател  группы 15 по вл етс  сигнал, обеспечивающий считывание информации.

При считывании данных на i-м входе Г1эуппы входов 19 устанавливаетс  адрес  чейки пам ти, откуда будет осуществлено считывание во врем 

5 действи  импульсного сигнала на выходе формировател  2 одиночного импульса . В этом случае считанна  информаци  будет занесена в i-й регистр 9 группы по сигналу на его управл ющем входе. По вление сигнала на соответствующем входе группы 21.вызывает прохождение хран щейс  в соответствующем регистре 9 информации через соответствующий формирователь 10

группы на соответствующий выход 22 устройства.

Применение предлагаемого устройства дл  управлени  доступом к общей пам ти обеспечивает исключение простоев микропроцессоров вследствие отсутстви  конфликтов при обращении к общей пам ти, что исключительно важно дл  управл ющих мультимикромашинных систем, работающих в масштабе реального времени, и улучшение использовани  пам ти по сравнению с известными устройствами.

Технико экЬномическ1Й эффект изобQ ретени  достигаетс  за счет повышени  эффективности использовани  пам ти и производительности мультимикромащинных управл юще-вычислительных систем обработки и передачи данных, е использующих Предлагаемое устройство дл  организации взаимодействи .

Claims (1)

1. УСТРОЙСТВО УПРАВЛЕНИЯ ДОСТУПОМ К ОБЩЕЙ ПАМЯТИ, содержащее тактовый генератор, группу информационных регистров и группу выходных шинных формирователей, причем информационный вход устройства соединен с информационными входами информационных регистров группы, выходы которых соединены с информационными входами выходных шинных формирователей группы, выходы которых соединены с группой информационных выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности за счет увеличения количества микропроцессоров, совместно использующих общую память в заданном интервале времени, оно содержит формирователь одиночного импульса, распределитель импульсов, первую, вторую, третью и четвертую группы элементов

   И, группу дешифраторов, группу D-триггеров, группу входных регист ров, первую, вторую и третью группы входных шинных формирователей, причем вход установки в 0” распределителя импульсов соединен с входом начальной установки устройства, первый выход тактового генератора соединен с выходом тактовых импульсов устройства, второй выход тактового генератора соединен с синхровходом распределителя импульсов и входом формирователя одиночного импульса, выход которого соединен с первыми входами элементов И первой группы, вторые входы которых соединены с первыми входами элементов И второй и третьей групп и выходами дешифраторов группы, группа адресных входов устройства подключена к входам дешифраторов группы и соединена с информационными входами входных шинных формирователей первой группы, выходы которых соединены с адресным выходом устройства, группа входов записи устройства подключена к вторым входам элементов И второй группы, выходы которых соединены с управляющими входами входных регистров группы и информационными входами D-триггеров группы, группа входов считывания устройства подключена; к вторым входам элементов И третьей группы, выходы которых соединены с управляющими входами выходных шинных формирователей, информационные входы входных регистров группы подключе- . ны к группе информационных входов 'устройства, выходы входных регистров группы соединены с информацион ными входами шинных формирователей второй группы, выходы элементов И первой группы соединены с управляющими входами информационных регистров группы и входных шинных формирователей третьей группы, информационные входы которых соединены с выходами D-триггеров группы и первыми входами элементов И четвертой группы, выходы входных шинных формирователей третьей группы подключены к выходу записи-считывания устройства, выходы элементов И четвертой группы соединены с управляющими входами входных шинных форми рователей второй группы, выходы которых соединены с информационными выходами устройства, i-й выход распределителя импульсов подключен к управляющему входу i-ro входного шинного формирователя первой группы и соединен с третьим входом i-ro элемента И первой группы, вторым входом ί-го элемента И четвертой группы и синхровходом ι -го D-триггера группы (ί= 1, N , где,*/- количество элементов в труп пе).