SU1130858A1 - Преобразователь двоичного кода в двоично-дес тичный - Google Patents

Abstract

1. ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ, содержащий группу двоичных счетчиков, первую группу элементов И, распределитель импульсов, генератор импульсов, первую группу элементов ИЛИ, элемент задержки, умножитель, группу дв.оично-дес тичньк счетчиков, разр дные выходы которых  вл ютс  выходами преобразовател , выход переноса i-ro двоично-дес тичного счетчика группы (h-1)J, где (п+1) - число разр дов выходного кода, соединен с первым входом i-ro элемента ИЛИ первой группы, выход которого соединен с входом сложени  (.п+1)-го двоично-дес тичного счетчика группы, выход переноса п-го двоично-дес тичного счетчика группы соединен с входом сложени  (п+1)-го двоично-дес тичного счетчика группы, выходы распределител  импульсов соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены со счетными входами соответствующих двоичных счетчиков группы, выход

Description

дом умножител , информационные входы двоичных счетчиков группы  вл ютс  информационным входом преобразовател , вход пуска которого соединен с входом пуска распределител  импульсов, второй выход умножител  соединен с входом вычитани  первого двоично-дес тичного счетчика грзшпы. 2. Преобразователь по п.1, о т ли чающийс  тем, что в нем умножитель содержит счетчик, элемент И-НЕ, элемент НЕ, элемент И и элемент ИЛИ, входы которого  вл ют:с  группой входов умножител , а вы{ход элемента ИЛИ соединен с входом I сброса счетчика, выход старшего разр да которого через элемент НЕ соединен с первым входом элемента И, второй вход которого  вл етс  тактовым входом умножител , выходы которого  вл ютс  выходами элементов И-НЕ и И соответственно, выход элемента И соединен с синхровходом счетчика .и первым входом элемента И-НЕ, второй вход которого соединен с выходом младшего разр да счетчика.

Изобретение относитс  к вычислительной технике и может быть использрвано при построении устройств дл  обработки дискретной информации. Известно устройство дл  преобразовани  двоичного кода в двоично-, дес тичньй, содержащее двоичный и де с тичный счетчики, разбитые на секции , собирательные схемы перевода весовых значений граничных разр дов каждого двоичного кода в соответствующее весовое значение дес тичного разр да, элементы И и элементы ИЛИ, дешифраторынул  двоичного счетчика C1 3, Однако этот преобразователь имеет большое врем  преобразовани , :которое определ етс  временем последовательного преобразовани  младших разр дов. Наиболее близким к изобретению по технической сущности и схемному построению. вл етс  преобразователь двоичного кода в двоично-дес тичный , содержащий последовательный дес тичный декадньй счетчик, двоичные счетчики, распределитель импульсов , группу элементов И, группу элементов ИЛИ, умножитель, элемент за-держки , причем элементы ИЛИ ключены на входы старшей, средней и младшей декад двоично-дес тичного счетчика, соответственно первые входы элементов И подключены к соответствующим выходам распределител  импульсов, а вторые входы элементов И подключе ны к генератору тактовых импуль сов 2;.Недостатком известного преобразовател   вл етс  относительно низкое ; быстродействие, св занное с тем, что дес тичный эквивалент граничных разр дов двоичного кода представл етс  только положительными числами. Цель изобретени  - повьшение быстродействи . Поставленна  цель достигаетс  тем, что в.преобразователь двоичного кода в двоично-дес тичный, с,одержащий группу двоичных счетчиков, первую группу элементов И, распредели-, тепь импульсов, генератор импульсов , первую группу элементов ИЛИ, элемент задержки, умножитель, группу двоично-дес тичных счетчиков, разр дные выходы которых  вл ютс  выходами преобразрвател , выход переноса .i-ro двоично-дес тичного счетчика гоуппы ((n-1), где (h+1)-го - число разр дов выходного кода , соединен с первым входом 1-го элемента ИЛИ первой группы, выход которого соединен с входом сложени  (i+1)-ro двоично-дес тичного счетчика группы,выход переноса п-го двоично-дес тичного счетчика группы соединен с входом сложени  (п+1)-го двоично-дес тичного счетчика группы, выходы распределител  импульсов соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены со счетными входами соответствующих двоичных счетчиков группы, выход j-го () элемента И первой группы .соединен с (j-1)-M входом умножител , выход первого элемента И первой группы соединен с входом сложени  первого двоично-дес тичного счет , чика группы, вход сброса распределител  импульсов соединен с выходами заема двоичных счетчиков группы,.дополнительно введены первый и второй элементы И, делитель частоты и втора  группа элементов ИЛИ, а двоичнодес тичные счетчики группы выполнены реверсивными, причем выход заема (j-1)-го двоично-дес тичного счетчика группы соединен с первым входом (j-1)-го элемента ИЛИ второй группы, выход которого соединен с входом вы читани  j -го двоично-дес тичного счетчика группы, выход заема п-го двоично-дес тичного счетчика группы соединен с входом вычитани  (гу+1)-го двоично-дес тичного счетчика группы первый и второй выходы умножител  соединены с первыми входами первого и второго элементов И соответственно вторые входы которых соединены с вторыми и третьими выходами распределител  импульсов, а выходы соединены с вторыми .входами элементов ИЛИ первой группы соответственно, выход второго элемента И через элемент задержки соединен с вторым входом первого элемента ИЛИ второй группы, второй вход второго элемента ИЛИ которой соединен с выходом h-ro эл мента И первой группы, вторые входы элементов ,И которой через, делитель частоты соединены с выходом генератора импульсов и с тактовым входом умножител , информационные входы двоичных счетчиков группы  вл ютс  информационным входом преобразовате л , вход пуска которого соединен с входом пуска распределител  импульсов , второй выход умножител  соединен с входом вычитани  первого двоично-дес тичного счетчика группы. Умножитель содержит счетчик, эле мент И-НЕ, элемент НЕ, элемент И и элемент ИЛИ, входы которого  вл ютс  группой входов умножител , а выход элемента ШШ соединен с входом Сброса счетчика, выход старшего раз р да которого через элемент НЕ соед нен с первым входом элемента И, вто рой вход которого  вл етс  тактовым входом умножител , выходы которого 584  вл ютс  выходами элементов И-НЕ и И соответственно, выход элемента И соединен с синхровходом счетчика и первым входом элемента И-НЕ, второй вход которого соединен с выходом младшего разр да счетчиКа. На фиг.1 показана блок-схема пред лагаемого преобразовател , на фиг.2блок-схема умножител . Предлагаемый преобразователь содержит-генератор 1 импульсов, де-; литель 2 частоты, элементы. И 3-5 первой группы, двоичные счетчики 6-8 группы, умножитель 9, элементы И 10 и 11, элемент 12 задержки, рас пределитель 13 импульсов, двоичнодес тичные счетчики 14-17 группы, первую и вторую группы элементов ИЛИ 18 и 19. Умножитель (фиг.2) содержит элемент И-НЕ 20, элемент ИЛИ 21, элемент НЕ 22, тактовый вход 23, входы 24 и 25 умножители, выходы 26 и 27 умножител , (на выходе 26 по вл етс  результат умножени  на 2, а на выходе 27 - на 4), счетчик 28 и элемент И 29. Преобразователь работает следующим образом. В исходном состо нии в двоичные счетчики 6-8 записан двенадцатираз- р дный двоичный код. По команде Пуск распределитель импульсов подает разрешение на элемент ИЗ, подключенный к двоичному счетчику 6 старшей тетрады, на вход вычитани  которой поступает тактова  частота от генератора 1 импульсов через делитель 2 импульсов. В момент равенства кода навыходе счетчика нулю на вход распределител  13 импульсов поступает сигнал,-который переключает его и подает разрешение на элемент И 4, отключа  тактовые импульсы с входа старшей тетрады. После того, как на выходе счетчика 7 будет код, равный нулю, аналогичным . образом включаетс  младша  тетрада Двоичного счетчика. Таким образом, на выходе элемента И 3 по вл етс  количество иштульсрв соответствующе коду числа, записанному в двоичном счетчике 6 N , на выходе элементов И 4 и И 5 - соответственно число импульсов количество которых соответствует кодам двоичных счетчиков 7 и 8. Дл  получени  числ в двоично-дес тичном коде на вход последовательного двоично-дес 1ичного счетчика необходимо подать количество импульсов И , -умноженное на 256, число импульсов N , умноженное на 16, и N,- на 1. Умножение числа импульсов на 25 можно осуществить как 256 N 100..1N -10-4N -1 ,.,, Так как веса двоично-дес тичных счетчиков 15-17 соответственно рав ны 100, 10 и 1, то необходимо количество импульсов, умноженное на подать на вход сложени  двоичнодес тичного счетчика 15, на вход вычитани  подать непосредственно сами импульсы, а на вход вычитани  счетчиков 16 и 17 соответственн подаетс  Ko}iH4ec,tBo импульсов . N , умноженное на 4. После обнулени  двоичного счетчика 6 распределитель импульсов под ключает счетчик 7. На выходе элемен та И 4 до полного обнулени  этого счетчика будет Nj импульсов. Умножение числа импульсов N на 16 возможно осуществить следующим образом . 16N2 10-2N2-1-4N2, т.е. на вход сложени  счетчика 16 н обходимо подать .количество импульсов N, умноженное на 2, а на вход вычитани  счетчика 17 Мл , умноженное на 4. ИмпуЛьсы выходе эле .мента И 5 непосредственно подаютс  на вход сложени  счетчика 17. Элеме ты И 10 и 12 слзгжат дл  коммутации выходов умножител  сигналов на входы двоично-дес тичных счетчиков. При опросе счетчика 6 открыт элемен И 10, и умноженные импульсы с выход 27 умножител  сигналов 9 поступают вход сложени  счетчика 15 и через элемент 12 задержки на вход вычитани  счетчика 16. Во врем  опроса счетчика 7 элемент И 10 выключен, а включен эле .мент И 11, который коммутирует выход 26 умножител  9 на вход сложени счетчика 16. Умножитель 9 представл ет собой устройство, которое при подаче ча его ВХ.ОД одного импульса ньдает на выходе 27 четыре, а на выходе 26 два импульса, длительность и период следовани  которых такие, что они укладываютс  за период между входными импульсами о Умножитель работает следующим образом . При поступлении на вход (24 или 25) импульса счетчик сбрасываетс , через элемент НЕ 22 открываетс  элемент И 29, и на счетный вход поступают импульсы. При поступлении четвертого импульса ка выходе третьего разр да счетчика 28 по вл етс  единица , и элемент И 29 закрываетс . На вьсход 27 пройдут четыре импульса, а через элемент И 20 - каждый нечетный импульс и поэтому на выходе 26 будут два импульса. Распределитель 13 импульсов может быть выполнен по стандартной схеме или на сдвиговом регистре или .на счетчике с дешифратором. .Использу  предлагаемое устройство, возможно проводить преобразование двоичных чисел с большим количеством разр дов, Дл  преобразовани  16-разр дного кода количества импульсов старшей тетрады необходимо умножить на 4096. Это можно представить в следзтав;ем виде 4096N4 1000-4N4 + 100-1N4-t i, т.е. устройство усложн етс  незначительно за счет введени  двух допол- , нительных элементов И и одного разр да распределител  импульсов. Предлагаемый преобразователь позвол ет существенно повысить скорость преобразовани , так как в известном преобразователе на прибавление числа 256 требуетс  6 импульсов, а в предложенном только 4.

Входнейг од

Claims (2)

1. ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ, содержащий группу двоичных счетчиков, первую группу элементов И, распределитель импульсов, генератор импульсов, первую группу элементов ИЛИ, элемент •задержки, умножитель, группу дв.оично-десятичных счетчиков, разрядные выходы которых являются выходами преобразователя, выход переноса i-ro двоично-десятичного счетчика группы [·ί = 1 -(h-1) J , где (n + 1) - число разрядов выходного кода, соединен с первым входом i-ro элемента ИЛИ первой группы, выход которого соединен с входом сложения (п+1)-го двоично-десятичного счетчика группы, выход переноса η-го двоично-десятичного счетчика группы соединен с входом сложения (п+1)-го двоично-десятичного счетчика группы, выходы распределителя импульсов соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены со счетными входами соответствующих двоичных счетчиков группы, выход j-го (j-2-n) эле- мента И первой группы соединен с (j-l)-M входом умножителя, выход первого элемента И первой группы соединен с входом сложения первого двоично-десятичного счетчика группы, вход сброса распределителя импульсов соединен с выходами заема двоичных счетчиков группы, отличающийся тем, что, с целью повышения быстродействия, в него введены первый и второй элементы И, делитель частоты и вторая группа элементов ИЛИ, а двоично-десятичные счетчики группы выполнены реверсивными, причем выход заема (j-1)-ro двоично-десятичного счетчика группы g соединен с первым входом (j-1)-ro элемента ИЛИ второй группы, выход которого соединен с входом вычитания j-ro двоично-десятичного счетчика группы, выход заема η-го двоично-десятичного счетчика группы соединен с входом вычитания (п+1)-го двоично-десятичного счетчика группы, первый и второй выходы умножителя соединены с первыми входами первого и второго элементов И соответственно, вторые входы которых соединены с вторым и третьим выходами распределителя импульсов, а выходы соединены с вторыми входами элементов ИЛИ первой группы соответственно, выход второго элемента И через элемент задержки соединен с вторым входом первого элемента ИЛИ второй группы, второй вход второго элемента ИЛИ которой соединен с выходом η-го элемента И первой группы, вторые входы элементов И которой через делитель частоты соединены с выходом генератора импульсов и тактовым вхо

I дом умножителя, информационные входы двоичных счетчиков группы являются информационным входом преобразователя, вход пуска которого соединен с входом пуска распределителя импульсов, второй выход умножителя соединен с входом вычитания первого двоичноедесятичного счетчика группы.

2. Преобразователь поп.1, отличающийся тем, что в нем умножитель содержит счетчик, элемент И-НЕ, элемент НЕ, элемент Й и элемент ИЛИ, входы которого являют-: :ся группой входов умножителя, а вы{ход элемента ИЛИ соединен с входом ;сброса счетчика, выход старшего разряда которого через элемент НЕ соединен с первым входом элемента И, второй вход которого является тактовым входом умножителя, выходы которого являются выходами элементов И-НЕ и И соответственно, выход элемента И соединен с синхровходом счетчика и первым входом элемента И-НЕ, второй вход которого соединен с выходом младшего разряда счетчика.