SU1129528A1 - Analog-digital converter - Google Patents
Analog-digital converter Download PDFInfo
- Publication number
- SU1129528A1 SU1129528A1 SU833580034A SU3580034A SU1129528A1 SU 1129528 A1 SU1129528 A1 SU 1129528A1 SU 833580034 A SU833580034 A SU 833580034A SU 3580034 A SU3580034 A SU 3580034A SU 1129528 A1 SU1129528 A1 SU 1129528A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- comparator
- converter
- inputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий цифроаналоговый преобразователь, генератор импульсов , генератор шума, выход которого соединен с первым входом первого компаратора , отл и-чающийс тем, что, с целью повьппени его быстродействи и помехоустойчивости, в него введены второй компаратор, блок задани шага, дешифратор, элемент И-НЕ, сумматор и регистр пам ти, причем выход генератора импульсов соединен с первыми входами компараторов и входом блока задани шага, выходы которого через дешифратор соединены с первым входом регистра пам ти и непосредственно - с первым входом сумматора, второй вход которого соединен с выходом первого компаратора и первым входом элемента И-НЕ , третий вход - с выходом втогрого компаратора и вторым входом элемента И-НЕ, выход которого соединен с вторым входом регистра пам ти и первым входом цифроаналогового преобразовател , выход которого соединен с первым входом второго компаратора, а вторые входа - с выходами сумматора и третьими входами .регистра пам ти, выходы которого соединены с четвер-Лвш входами сумматора, а вторые входы первого и второго компараторов соединены соответственно с общей и входной шинами преобразовател . 2. Преобразователь по п. 1, о тличающийс тем, что блок задани шага выполнен в виде посто нного запоминающего устройства.1. ANALOG-DIGITAL CONVERTER containing a digital-to-analog converter, a pulse generator, a noise generator, the output of which is connected to the first input of the first comparator, is distinguished by the fact that, in order to increase its speed and noise immunity, a second comparator is entered into it, the task block step, decoder, element AND-NOT, adder and memory register, the output of the pulse generator is connected to the first inputs of the comparators and the input block of the step, the outputs of which through the decoder are connected to the first input of the reg memory page and directly to the first input of the adder, the second input of which is connected to the output of the first comparator and the first input of the NAND element, the third input to the output of the secondary comparator and the second input of the NAND element, the output of which is connected to the second input of the memory register and the first input of the D / A converter, the output of which is connected to the first input of the second comparator, and the second inputs - to the outputs of the adder and the third inputs of the memory register, the outputs of which are connected to the four-left inputs of the adder, and the second to ode first and second comparators are connected respectively to common buses and the input transducer. 2. The converter according to claim 1, characterized in that the step setting unit is made in the form of a permanent storage device.
Description
Изобретение относитс к информационно-измерительной и вычислительной технике и может быть использовано как дл измерени - посто нных электрических сигналов, следующих на фоне аддитивных случайных помех, так и дл определени параметров (математического ожидани ) случайных процессов,The invention relates to information-measuring and computing technology and can be used both for measuring - permanent electrical signals, following against the background of additive random noise, and for determining parameters (mathematical expectation) of random processes,
Известен аналого-цифровой преобразователь , содержащий формирователь случайных сигналов 5 компаратор , тактовый генератор и два счетчика причем формирователь случайных сигналов содержит генератор случайных (псевдослучайных) чисел и пробразователь код - аналог D . Known analog-to-digital Converter containing shaper random signals 5 comparator, a clock generator and two counters and shaper random signals contains a generator of random (pseudo-random) numbers and disseminator code - analog D.
Недостатками этого преобразовател вл ютс низкие точность и быстродействие„The disadvantages of this converter are low accuracy and speed.
Наиболее близким к предлагаемому по технической сущности вл етс стохастический цифровой вольтметр, содержащий цифроаналоговый преобразователь , генератор шума, подключенный к первому входу компаратора, источник компенсирзпощего напр жени , состо щий из включенных последовательно управл емого источника эталонного напр жени и фильтра нижних частот, генератора импульсов, подключенного к первым входам первого счетчика и ключа, второй вход которого объединен с выходом компаратора и входом источника компенсирующего напр жени , выход которого подключен к первому входу дифференциального усилител , второй вход которого подключен к входной шине уст ройства, а выход через блок управлени порогом срабатывани - ко второму входу компаратора, причем выход ключа подключен к входу второго счетчика, выходы счетчиков подключены к входам цифрового делительного устройства, выход которого соединен с входом цифрового отсчетного устройства С2 .The closest to the proposed technical entity is a stochastic digital voltmeter containing a digital-to-analog converter, a noise generator connected to the first input of the comparator, a source of compensation for the voltage, consisting of a series-controlled reference voltage source and a low-pass filter, a pulse generator, connected to the first inputs of the first counter and key, the second input of which is combined with the output of the comparator and the input of the source of compensating voltage, the output of which is connected to the first input of the differential amplifier, the second input of which is connected to the input bus of the device, and the output through the response threshold control unit to the second input of the comparator, the key output connected to the input of the second counter, the outputs of the meters are connected to the inputs of the digital dividing device, the output of which is connected to the input of the digital reading device C2.
Недостатками вольтметра вл ют™ с низкие быстродействие и помехоустойчивость .The disadvantages of a voltmeter are low speed and noise immunity.
Целью изобретени вл етс повышение быстродействи и помехоустойчивости преобразовател оThe aim of the invention is to improve the speed and noise immunity of the converter.
Поставленна цель достигаетс теМ что в аналого-цифровой преобразователь , содержащий цифроаналоговый преобразователь, генератор импульсов , генератор щума, выход которогоThe goal is achieved in an analog-to-digital converter containing a digital-to-analog converter, a pulse generator, a schum generator, the output of which
соединен с первым входом первого копаратора , введены второй компаратор блок задани шага, дешифратор, элемент И-НЕ, сумматор и регистр пам ти , причем выход генератора импульсов соединен с первыми входами компараторов и входом блока задани шага, выходы которого через дешифратор соединены с первым входом регистра пам ти и непосредственно с первым входом с мматора, второй вход которого соединен с вьжодом первого компаратора и первым вхо-дом элемента И-НЕ, третий вход - с выходом второго компаратора и вторы входом элемента И-НЕ, выход которого соединен со вторым ;входом регистра пам ти и первым входом цифроаналогового преобразовател , выход которого соединен с первым Е1ходом второго компаратора5 а вторые входы - с выходами сумматора и третьшвходами регистра пам ти, выходы котрого соединены с четвертыми входами сумматора, при этом вторые входы первого и второго компараторов соединены соответственно с общей и входно шинами преобразовател ,а блок задани шага выполнен в виде посто нного запоминающего устройстваconnected to the first input of the first coparator; a second comparator step block, a decoder, an AND-NOT element, an adder and a memory register are entered, the output of the pulse generator connected to the first inputs of the comparators and the input of the step block, whose outputs are connected to the first input through the decoder memory register and directly with the first input from the mmator, the second input of which is connected to the output of the first comparator and the first input of the NAND element, the third input - with the output of the second comparator and the second input of the NAND element, output cat The first connection is connected to the second; the memory register input and the first input of the digital-analog converter, the output of which is connected to the first E-input of the second comparator; The second comparators are connected respectively to the common and input buses of the converter, and the step task block is made in the form of a permanent storage device.
На чертеже приведена структурна электрическа схема предлагаемого устройства.The drawing shows a structural electrical circuit of the proposed device.
Преобразователь содержит генератор 1 импульсов, компаратор 2, блок 3 задани шага, компаратор 4, генератор 5 шума, дешифратор 6, цифроаналоговый преобразователь 7, сумматор 8, регистр 9 пам ти, элемент И-НЕ 10,The converter contains a pulse generator 1, a comparator 2, a step setting block 3, a comparator 4, a noise generator 5, a decoder 6, a digital-to-analog converter 7, an adder 8, a memory register 9, an AND-HE element 10,
Выход генератора 1 соединен с входами компараторов 2 и 4, а также блока 3, выходы которого соединены входами сумматора 8 и через дешифратор 6 - с регистром 9, который соединен также с сут шатором 8, цифроаналоговым преобразователем 7 и элементом И-НЕ 10, входы которого соединены с выходами компарато- . ров 2 и 4 и управл ющими входами сумматора 8, и выход ЦАП 7 соединен с входом компаратора 2.The output of generator 1 is connected to the inputs of comparators 2 and 4, as well as from block 3, the outputs of which are connected by the inputs of adder 8 and through a decoder 6 to a register 9, which is also connected to the day 8, a digital-to-analog converter 7 and an IS-NOT element 10, inputs which is connected to the outputs of the comparator. Ditch 2 and 4 and the control inputs of the adder 8, and the output of the D / A converter 7 are connected to the input of the comparator 2.
Преобразователь работает следующим образом.The Converter operates as follows.
Синхронно поступлению Ш ПУЛЬСОВSynchronous arrival of the PULS
генератора 1 производитс опрос состо ни Kot napaTopoB 2 и 4 и формирование с помощью блока 3 ре ... 311Oscillator 1 performs a polling of the state of Kot napaTopoB 2 and 4 and the formation using block 3 of the res ... 311
гул рной последовательности чисел 7. убывающих по определенному закону. В основу выбора последовательности Z- могут быть положены самые различные критерии. При этом ограничени накладываютс лишь на характер последовательности - она не должна быть возрастающей. Так, например , выбор Z- из услови a gulr sequence of numbers 7. decreasing according to a certain law. The choice of the sequence Z- can be based on a variety of criteria. However, restrictions are imposed only on the nature of the sequence — it should not be increasing. So, for example, the choice of Z- from the condition
7 - Z. ,7 - Z.,
где 2 - наибольшее значение параметра х;where 2 is the largest value of the parameter x;
Ti - номер шага (тактового импульса генератора 1),Ti is the step number (generator 1 clock pulse),
вл етс оптимальным с точки зрени минимума дисперсии ошибки. Если ,в момент опроса состо ние компараторов 2 и 4 указывает на то, что значение входного параметра превышает уровень сигнала цифроаналогового преобразовател 7. а сигнал генератора 5 превьшает нулевой уровень , то число, сформированное блоком 3, складываетс в сумматоре 8 с содержимым регистра 9 пам ти; в противном случае оно вычитаетс из содержимого регистра 9. Запись .результата алгебраического суммировани в 11АП 7 и регистр 9 производитс с помощью элемента И-НЕ,анализирующего состо ние компараторов 2 и 4, Преобразование заканчиваетс с окончанием формировани значений шага блоком 3. Результат фиксируетс в .регистре 9. Следующий цикл преобразовани начинаетс с по влени на выходе блока 3 начальногоis optimal from the point of view of the minimum error variance. If, at the time of polling, the state of comparators 2 and 4 indicates that the value of the input parameter exceeds the signal level of the digital-to-analog converter 7. And the signal of the generator 5 exceeds the zero level, then the number generated by block 3 is added in the adder 8 with the contents of register 9 memory ti; otherwise, it is subtracted from the contents of register 9. The algebraic summation result is recorded in 11AP 7 and register 9 is made using an AND-NES element analyzing the state of comparators 2 and 4. The conversion ends with the end of formation of the step values by block 3. The result is fixed in register 9. The next conversion cycle begins with the appearance at the output of block 3 of the initial
кодаJ, распознаваемого дешифратором, 6, который устанавливает регистр 9 в исходное состо ние.J code recognized by the decoder, 6, which sets the register 9 to its original state.
Технико-экономический эффект от использовани изобретени состоит в повьш1ении быстродействи и помехоустойчивости преобразовател .The technical and economic effect from the use of the invention consists in increasing the speed and noise immunity of the converter.
Основные ограничени на быстродействие преобразовател внос т цифроаналоговый преобразователь 7, компараторы 2 и 4 и блок 3 Поскольку реализаци последовательности 2; предполагает выполнение продолжительных по времени операций (в частности, дл указанной по2тThe main limitations on the speed of the converter are the digital-to-analog converter 7, comparators 2 and 4, and block 3, because the implementation of sequence 2; involves the execution of time-consuming operations (in particular, for the indicated
следовательности z. --- операций делени ), то наилучшим с точки зрени быстродействи решением вл етс исполнение блока 3 в видеsequences z. --- division operations), then the best solution in terms of speed is the execution of block 3 in the form
9528495284
посто нного запоминающего устройства ПЗУ. При этом поочередное считьтание информации, записанной в ПЗУ, производитс практически синхронно 5 поступлению тактовых импульсов генератора 1. Permanent memory ROM. In this case, the sequential reading of the information recorded in the ROM is performed almost synchronously with the arrival of the clock pulses of the generator 1.
Быстродействие цифроаналоговых преобразователей и компараторов, определ емое их временем срабатыва10 ни , составл ет дес тки-наносекунд. Следовательно, частота тактовых им пульсов генератора 1 может состав-л ть дес тки мегагерц. Так как усреднение с измен ющимс шагом вThe speed of digital-to-analog converters and comparators, determined by their response times, is ten nanoseconds. Consequently, the frequency of the clock pulses of the oscillator 1 can amount to ten megahertz. Since averaging with a variable step in
t5 данном преобразователе дл обеспечени заданной точности требует меньшего, чем дл прототипа, объема выборки, быстродействие существенно вьщ1е быстродействи прото20 типа.t5 of this converter requires less sample size than the prototype for much faster performance than the prototype for achieving a given accuracy.
Инструментальна погрешность преобразовател определ етс погрешностью цифроаналогового преобразовател 7 и компараторов 2 и 4.The instrumental error of the converter is determined by the error of the digital-analog converter 7 and the comparators 2 and 4.
5 Цифроаналоговые преобразователи обеспечивают наибольшую точность преобразовани . .5 Digital-to-analog converters provide the most accurate conversion. .
В преобразователе компараторы 2 и 4 включены по дифференциальнойIn the converter, comparators 2 and 4 are included by differential
Q схеме. Поэтому на результат преобразовани оказьшает вли ние разброс их погрешностей (имеетс в виду смещение -и дрейф нул компараторов ) При этом, если использовать пару компараторов (например, К521 С А1), выполненных на одной подложке, то разброс оказываетс незначительным, им практически мож-i но пренебречь.Q scheme. Therefore, the result of the transformation is affected by the spread of their errors (meaning the offset and zero drift of the comparators). Moreover, if you use a pair of comparators (for example, K521 C A1) made on the same substrate, then the spread is insignificant; i but neglected.
В данном преобразователе используетс комбинаци метода статистических испытаний и компенсации. Однако в отличие от прототипа, здесь име5 етс канал опорного шума (компаратор 4 и генератор 5), с которым сравниваетс преобразуемый параметр, В момент компенсации входного параметра сигналом цифроаналоговогоThis converter uses a combination of statistical test and compensation method. However, unlike the prototype, there is a reference noise channel (comparator 4 and generator 5), with which the parameter to be converted is compared. At the time of compensation of the input parameter by a digital-to-analog signal
0 преобразовател 7 средн частота срабатывани компараторов 2 и 4 становитс одинаковой, что может иметь место только в том случае, когда регистр фиксирует значение математи-0 converter 7 the average frequency of operation of the comparators 2 and 4 becomes the same, which can occur only in the case when the register fixes the value of the mathematics
5 ческого ожидани входного параметра . При этом, если входной параметр посто нный, то производитс его стохастическое квантование; если .на 51 преобразуемый параметр наложена гармойй (ш.ска или аддитивна случайна помеха с нулевым средним и известным законом распределени (или обе помехи действуют однбврейен но),-то вли ние помех на pe3ynbTat преобразовани устран етс ; если на рходе преобразовател .эргодический случайный процесс, то определ етс его математическое ожидание . 8ь Таким образом, предлагаемое техническое решение, основанное на комдёнсации среднего значени входного параметра сигналом цифроаналогового преобразовател 7, определ емым посредством весового усреднени результатов сравнени входного параметра с опорным шумом, позвол ет повысить быстродействие и помехоустойчивость преобразовани , сохран высокую точность последнего ,5 wait waiting for input parameter. In this case, if the input parameter is constant, then its stochastic quantization is performed; if the convertible parameter is imposed on gamyay (51) or random additive interference with zero mean and known distribution law (or both interferences are one-time), then the effect of interference on the pe3ynbTat conversion is eliminated; if there is an ergodic random process, then its expectation is determined. 8С Thus, the proposed technical solution based on the combination of the average value of the input parameter by the signal of the digital-to-analog converter 7, determined by means of weights averaging the results of comparing the input parameter with the reference noise allows to increase the speed and noise immunity of the conversion, while maintaining the high accuracy of the latter,
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833580034A SU1129528A1 (en) | 1983-04-18 | 1983-04-18 | Analog-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833580034A SU1129528A1 (en) | 1983-04-18 | 1983-04-18 | Analog-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1129528A1 true SU1129528A1 (en) | 1984-12-15 |
Family
ID=21059357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833580034A SU1129528A1 (en) | 1983-04-18 | 1983-04-18 | Analog-digital converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1129528A1 (en) |
-
1983
- 1983-04-18 SU SU833580034A patent/SU1129528A1/en active
Non-Patent Citations (1)
Title |
---|
1. Федоров Р.Ф., Яковлев В.В., .Добрис Г.В, Стохастические преобразователи информации.Л., Машиностроение, 1978, с.-58-62, рис. 5. 2. Авторское свидетельство СССР № 488147, кл. G 01 R 13/02, 1973 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
SU1129528A1 (en) | Analog-digital converter | |
AU594593B2 (en) | Method and arrangement for generating a correction signal in a digital timing recovery device | |
RU2229138C1 (en) | Meter measuring parameters of harmonic processes | |
RU2174706C1 (en) | Device for metering distribution density of random process probabilities | |
SU953590A1 (en) | Phase shift to voltage converter | |
JPH1028110A (en) | Phase difference measuring circuit | |
US20030187596A1 (en) | Digital circuit for measuring the power of a signal | |
SU1206832A1 (en) | Averaging device | |
RU2255343C2 (en) | Group delay time measuring unit | |
SU1649683A1 (en) | Frequency-manipulated signal detector | |
SU1728857A2 (en) | Multichannel measuring device | |
SU1483466A1 (en) | Piecewise linear interpolator | |
SU1167736A1 (en) | Number-to-frequency converter | |
Karnal et al. | A novel automatically synchronized ramp A/D converter | |
SU1092430A1 (en) | Digital phase meter | |
SU1267615A1 (en) | Stochastic analog-to-digital converter | |
SU1029091A1 (en) | Voltage effective value stochastic converter | |
SU1208609A2 (en) | Analyzer of code sequences of pulses | |
SU1698984A2 (en) | Scale-of-five frequency divider | |
SU1451722A1 (en) | Correlation meter | |
SU1187099A1 (en) | Apparatus for discrete regulation of phase | |
SU1608779A1 (en) | Frequency multiplier | |
SU454560A1 (en) | Digital analyzer of functions of distribution of time intervals | |
SU1425834A1 (en) | Device for measuring ratio of time intervals |