SU1117621A1

SU1117621A1 - Discrete basic function generator

Info

Publication number: SU1117621A1
Application number: SU823512016A
Authority: SU
Inventors: Андрей Владимирович Ивашко; Арнольд Яковлевич Шпильберг
Original assignee: Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина
Priority date: 1982-11-15
Filing date: 1982-11-15
Publication date: 1984-10-07

Abstract

ГЕНЕРАТОР ДИСКРЕТНЫХ БАЗИСНЫХ ФУНКЦИЙ, содержащий генератор тактов, выход которого соединен со входом счетчика, (п 1) коммутаторов и п нормирующих элементов ( П число генерируемых функций), отличающийс тем, что, с целью расширени функциональных возможностей генератора путем обеспечени возможности настройки на заданное число базисных функций, введены два регистра, сумматор, два цифроаналоговых преобразовател , блок инвертировани , дешифратор, одновибратор и (п - 1) триггеров, причем выход генератора тактов соединен с тактовыми входамирегистров, выход первого регистра подключен к информационному входу второго регистра, к первому информационному входу сумматора и к входу первого цифроаналогового преобразовател , выход второго регистра подключен к второму информационному входу сумматора, выход сумматора подключен к информационному входу первого регистра и к Bxofty второго цифроаналогового преобразовател , выход счетчика подключен к входу дешифратора, первый выход дешифратора подключен к входу переноса сумматора и к входу одновибратора, выход одновибратора подключен к входам установки в О регистров и триггеров , выход первого цифроаналогового преобразовател подключен к входу блока инвертировани , выход второго цифроаналогового преобразовател и выход блока инвертировани подключены Соответственно к первым и вторым информационным входам всех коммутаторов , цервый и второй управл ющие входы i -го i 1 - (и - 1) коммутатора подключены соответственно к инверсному выходу ( -го триггера и к (i + 1)-му выходудешифратора, соединенному с входом установки в 1 i -го . триггера, третий управл ющий вход 1-го коммутатора, кроме ( п- 1)-го коммутатора, подключен к пр мому выходу ( i + 1)-го триггера, третьи информационные входы всех коммутаторов, а также третий управл ющий вход ( И - 1)го коммутатора подключены к входу нулевого потенциала генератора, вы .ход i -го коммутатора подключен к входу 1 -го нормирующего элемента, выход второго цифроаналогового преобразовател подключен к входу П -го нормирующего элемента, выходы нормирующих элементов вл ютс выходами генератора .GENERATOR OF DISCRETE BASIC FUNCTIONS, containing a clock generator, the output of which is connected to the counter input, (n 1) switches and p normalizing elements (P number of generated functions), characterized in that, in order to expand the functionality of the generator by providing the possibility of tuning to a given number basis functions, two registers, an adder, two digital-to-analog converters, an inverting unit, a decoder, a one-shot and (n - 1) flip-flops are introduced, the output of the clock generator is connected to the clock register registers, the output of the first register is connected to the information input of the second register, to the first information input of the adder and to the input of the first digital-analog converter, the output of the second register is connected to the second information input of the adder, the output of the adder is connected to the information input of the first register and to the Bxofty of the second digital-analog converter, output the counter is connected to the input of the decoder, the first output of the decoder is connected to the transfer input of the adder and to the input of the one-shot, the output of one-channel The mouth is connected to the inputs of the installation in O registers and triggers, the output of the first digital-to-analog converter is connected to the input of the inverting unit, the output of the second digital-analog converter and the output of the inverting unit are connected to the first and second information inputs of all switches, the first and second control inputs of the i -th and i 1 - (and - 1) of the switch are connected respectively to the inverse output of the (th trigger and to the (i + 1) th output of the decoder connected to the installation input of the 1 st i. the trigger, the third control input of the 1st switch, except for (n-1) -th switch, is connected to the forward output of the (i + 1) -th trigger, the third information inputs of all switches, and the third control input (AND - 1) the switch is connected to the input of the zero potential of the generator, the switch of the i-th switch is connected to the input of the 1st normalizing element, the output of the second digital-to-analog converter is connected to the input of the Nth normalizing element, the outputs of the normalizing elements are the generator outputs.

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах передачи и обработки информации, а также при построении анализаторов и синте- 5 заторов сигналов.The invention relates to automation and computing technology and can be used in information transmission and processing systems, as well as in the construction of analyzers and signal synthesizers.

Известен генератор дискретных .базисных функций, содержащий два счетчика , группы элементов И и сумматоров пЪ модулю два, а также многовхо- Ю довый сумматор по модулю два pj .There is a known generator of discrete basic functions, which contains two counters, a group of elements And, and adders pj modulo two, as well as a multiple-YV adder modulo two pj.

Наиболее близким к предлагаемому вл етс генератор дискретных базисных функций, содержащий генератор тактов , подключенньй к входу счетчика, 15 выходы разр дов которого через элементы НЕ и элементы взвешивани соединены с входом коммутаторов, выходы которых вл ютс выходами генератора 2 .20 , Недостатком известных генераторов вл етс невозможность перестройки на заданное число базисных функций, в частности, не равное 2 (In натуральное число). 25The closest to the present invention is a discrete basis functions generator, containing a clock generator, connected to the counter input, 15 bits of which are connected through the NOT elements and weighing elements to the inputs of switches, the outputs of which are the generator outputs 2 .20. It is impossible to rearrange by a given number of basis functions, in particular, not equal to 2 (In is a natural number). 25

Цель изобретени - расширение функциональных возможностей генератора путем обеспечени возможности настройки на заданное число базисных функций .30The purpose of the invention is to expand the functionality of the generator by providing the ability to adjust to a given number of basis functions .30

Поставленна цель достигаетс тем, что в генератор дискретных базисных функций, содержащий генератор тактов, выход которого соединен с входом счетчика , (П - 1) коммутаторов и (1 норми-jj рующих элементов ( П - число генерируемых функций), введены два регистра, сумматор, два цифроаналоговых преобразовател , блок инвертировани , дешифратор , одновибратор и ( И - 1) геров, причем выход генератора тактов соединен с тактовыми входами регистров , выход первого регистра подключен к информационному входу второго регистра, к первому информационному i входу сумматора и к входу первого цифроаналогового преобразовател , выход второго регистра подключен к второму информационному входу сумматора, выход сумматора подключен к информацион д ному входу первого регистра и к входу второго цифроаналогового преобразовател , выход счетчика подключен кThe goal is achieved by the fact that the generator of discrete basic functions, which contains a clock generator, the output of which is connected to the counter input, (P - 1) switches and (1 norm-jj ruling elements (P is the number of generated functions), is entered , two digital-to-analog converters, an inverting unit, a decoder, a one-shot and (I-1) ger, with the clock generator output connected to the clock inputs of the registers, the output of the first register is connected to the information input of the second register, to the first information i in dy adder and to the input of a first DAC, a second register output connected to the second data input of the adder, the adder output is connected to information entry d Nome first register and to the input of the second digital to analog converter, the counter output is connected to

В2СОДУ дешифратора, первый выход дешифратора подключен к входу перено- 55 са сумматора и к входу одновибратора , выход одновибратора подключен к входам установки в О регистровV2SODU decoder, the first output of the decoder is connected to the transfer input of the adder and to the input of the one-shot, the output of the one-shot is connected to the inputs of the installation in O registers

и триггеров, выход первого цифроаналогового преобразовател подключен к входу блока инвертировани , выход второго цифроаналогового преобразовател и выход блока инвертировани подключены соответственно к первым и вторым информационным входам всех коммутаторов, первый и второй управл ющие входы д -го 1 1 - (л - 1) коммутатора подключены соответственно к инверсному выходу 1 -го триггера и к (i + 1)-му выходу дешифратора, соединенному с входом установки в 1 i -го триггера , третий управл ющий вход i -го коммутатора, кроме (П- 1)-го коммутатора , подключен к пр мому выходу ( 1 + 1)-го триггера, третьи информационные входы всех коммутаторов, а .также третий управл ющий вход С f - 1)-го коммутатора подключены к входу нулевого потенциала генератора, выход 1 -го коммутатора подключён к входу 1 -го нормирующего элемента, выход второго цифроаналогового преобразовател подключен к входу П-го нормирующего элемента, выходы нормирующих элементов вл ютс выходами генератора.and triggers, the output of the first digital-to-analog converter is connected to the input of the inverting unit, the output of the second digital-analog converter and the output of the inverting unit are connected respectively to the first and second information inputs of all switches, the first and second control inputs of the dth 1 1 - (l - 1) switch connected respectively to the inverse output of the 1st trigger and to the (i + 1) -th output of the decoder, connected to the installation input to the 1st i trigger, the third control input of the i -th switch, except for (P-1) switch podkl It is connected to the direct output of the (1 + 1) -th trigger, the third information inputs of all the switches, and the third control input of the C f - 1) switch are connected to the input of the zero potential of the generator, the output of the 1st switch is connected to the input The 1 st normalizing element, the output of the second D / A converter is connected to the input of the N th normalizing element, the outputs of the normalizing elements are the generator outputs.

На чертеже приведена функциональна схема генератора дискретных базисных функций.The drawing shows the functional diagram of the generator of discrete basis functions.

Схема содержит генератор 1 тактов счетчик 2; регистры 3 и 4, сумматор 5, цифроаналоговыепреобразователи 6 и 7, блок 8 инвертировани , дешифратор 9, одновибратор 10, t1 - 1 триг11 11 и-. , И - 1 коммутагеровThe circuit contains a generator of 1 clock counter 2; registers 3 and 4, adder 5, digital to analogue converters 6 and 7, inverting unit 8, decoder 9, one-shot 10, t1 - 1 and 11 and-. , And - 1 commutators

п-1 p-1

торов 12 - 1 . П- , П нормирующих элементов .tori 12 - 1. P-, P normalizing elements.

Генератор формирует периодические дискретные базисные функции с произвольным периодом И . Значение -и базисной функции на j -м такте выражаетс следуюш м соотношением:The generator forms periodic discrete basis functions with an arbitrary period I. The value of and the base function at the jth cycle is expressed by the following relation:

при (tnocl l, -k;Pj., при (iTiodn), (1) with (tnocl l, -k; Pj., with (iTiodn), (1)

i,(J)H О при i-ti j (mod У,i, (J) H About when i-ti j (mod Y,

де р- -)-ое число Фибоначчи,de p- -) - th Fibonacci number,

PI Рг 1. Pj Р)-2 + Pi-1 k - нормирующий-коэффициент, PI Pr 1. Pj P) -2 + Pi-1 k - normalization-coefficient,

равныйequal

1 one

при 1 Пat 1 P

л1РГl1RG

+ 2 + 2

k;k;

II

-ПрИ1 П.-PrI1 P.

ЧР:CR:

1-И Генератор дискретных базисных функций работает следующим образом. В исходном состо нии счетчик 2, ре гистры 3, 4 и триггеры 1Ц - llpустановлены в нуль, на вход переноса сумматора 5 поступает единичный сигнал с первого выхода дешифратора 9, С выхода генератора 1 на тактовые входы счетчика 2 и регистров 3 и 4 поступают импульсы. На информационный вход первого регистра 3 поступает код с выхода сумматора 5, определ емый суммой кодов регистров 3 и 4 и сигнала переноса с первого выхода дешифратора 9, на информационный вход второго регистра 4 поступает код с выхода первого регистра 3. Таким образом , с приходом J -го тактового импульса на тактовые входы регистров 3 и 4 в регистр 4 записываетс код в регистр 3 код . Таким образом на выходе сумматора 5формируетс последовательность чисел Фибоначчи: 1,1,2,3,5,8,..., р. , р , р; р,- р;-, , На выходе регистра 3 в i -м такте фор мируетс ( 1 - 1)-е число Фибоначчи. Код с выхода регистра 3 поступает на вход цифроаналогового преобразовател ,6, а код с выхода сумматора 5 на вход цифроаналогового преобразовател 7, с выхода которого в i -м такте на первый информационный вход каждого из коммутаторов 12 - по тупает потенциал, численно равный р(р 1-е число Фибоначчи). Потенциал , численно равный Р, , с выхода цифроаналогового преобразовател 6поступает на вход блока 8, где он мен ет пол рность. Таким образом на вторые информационные входы коммутаторов 12 - 12п- 1 в i м такте рабо ты устройства поступает потенциал Pi-1 и третьи информационные входы коммутаторов 1.;, - 12 подан нулевой потенциал. Каждый кoм fyтaтop ет три информационных входа и три уп равл ющих. При наличии высокого потенциала на Е.-М управл ющем входе и низких потенщ1алов на остальных упра л ющих входах f-й информационный вход подключаетс к выходу коммутато ра. Счетчик 2 осуществл ет подсчет импульсов генератора 1, при этом в i-M такте в счетчике содержитс код 1 21 i - 1 и на i -м выходе дешифратора . 9 формируетс потенциал, соответствующий логической единице. Этот потенциал устанавливает в единичное состо ние триггер .. , на инверсном выходе которого устанавливаетс уровень логического нул . Инверсный выход 1-го триггера подключен к первому управл ющему входу коммутатора , второй управл ющий вход которого подключен к (i + 1)-му выходу дешифратора 9, а третий управл ющий входк пр мому выходу триггера 11,, . Таким образом, в течение i тактов на инверсном выходе -го триггера 11 присутствует высокий потенциал, который поступает на первый управл ющий вход -го коммутатора- 12- и разрешает прохождение на его выход сигнала с первого информационного входа. В ( 1 4- 1) такте высокий поте,нциал , по вившийс на ( i +1) выходе дешифратора 9, подключает к выходу коммутатора 12 его второй информационный вход, соответственно в 1+2, 1 +3, ..., п тактах к выходу коммутатора 12- высоким потенциалом с пр мого выхода (i + 1)-го триг- гера 11 подключен третий информационный вход. С учетом изложенного сигнал на выходе -го коммутатора 12 в j -м такте работы устройства определ етс величиной О при о 5 J . 1 41. Поскольку дл (о - 1)-го коммутатора 12f случай 1 + 1 j невозможен ,третий управл ющий вход коммутатора 12j, подключен к общей щине источника питани . Сигнал с выхода 1-го коммутатора 12j поступает на вход 1 -го нормирующего элемента 13, который осуществл ет умножение сигнала на посто нный коэффициент На вход нормирующе го элемента 13у сигнал подаетс непосредственно с выхода цифроаналогового преобразовател 7. Таким образом, на выходе j -го нормирующего элемента 13 в течение П тактов формируетс i - базисна функци в соответствии с соотношением (1). Счетчик 2 осуществл ет подсчет им-, пульсов по модулю п , и П -и импульс1-And the generator of discrete basis functions works as follows. In the initial state, counter 2, registers 3, 4, and 1C triggers are set to zero, the input of transfer of adder 5 receives a single signal from the first output of the decoder 9, From the output of generator 1, the clock inputs of counter 2 and registers 3 and 4 receive pulses . The information input of the first register 3 receives the code from the output of the adder 5, determined by the sum of the codes of registers 3 and 4 and the transfer signal from the first output of the decoder 9, to the information input of the second register 4 receives the code from the output of the first register 3. Thus, with the arrival of J -th clock pulse to the clock inputs of registers 3 and 4; in register 4, the code is written to register 3 code. Thus, at the output of the adder, a sequence of Fibonacci numbers is formed: 1,1,2,3,5,8, ..., p. , p, p; p, - p; -,, At the output of register 3 in the i-th cycle, a (1 - 1) -th Fibonacci number is formed. The code from the output of register 3 is fed to the input of a digital-to-analog converter, 6, and the code from the output of adder 5 to the input of a digital-to-analog converter 7, from the output of which in the i-th cycle to the first information input of each of the switches 12, the potential numerically equal to p ( p 1st Fibonacci number). The potential, numerically equal to P,, from the output of the digital-to-analog converter 6 enters the input of block 8, where it changes polarity. Thus, the potential of the Pi-1 and the third informational inputs of the switches 1.; - - 12 are applied to the second information inputs of the switches 12 - 12п-1 in the i-th cycle of the device operation. Each of them has three information inputs and three directors. If there is a high potential at the E.M control input and low potential at the remaining control inputs, the fth information input is connected to the output of the switch. Counter 2 counts the pulses of the generator 1, with the code 1 21 i - 1 in the i-M clock cycle and the i-th output of the decoder. 9, a potential is formed corresponding to a logical unit. This potential sets the trigger state to 1, at the inverse output of which a logical zero level is set. The inverse output of the 1st trigger is connected to the first control input of the switch, the second control input of which is connected to the (i + 1) output of the decoder 9, and the third control input to the forward output of the trigger 11,. Thus, during the i cycles at the inverse output of the 11th flip-flop 11, there is a high potential, which is fed to the first control input of the -th switch- 12- and allows the signal on its output to pass from the first information input. In the (1 4-1) clock cycle, a high sweep, the dial that appeared on the (i +1) output of the decoder 9, connects to the output of the switch 12 its second information input, respectively, to 1 + 2, 1 +3, ..., n cycles to the output of the switch 12 high potential from the direct output of the (i + 1) -th trigger 11 is connected to the third information input. In view of the above, the signal at the output of the -th switch 12 in the jth cycle of operation of the device is determined by the value O at about 5 J. 1 41. Since the 1 + 1 j case is not possible for the (on - 1) -th switch 12f, the third control input of the switch 12j is connected to the common power supply busbar. The signal from the output of the 1st switch 12j is fed to the input of the 1st normalizing element 13, which multiplies the signal by a constant coefficient. of the normalizing element 13 during i clock cycles, the i - basis function is formed in accordance with relation (1). Counter 2 performs the counting of pulses, modulo n, and nth pulse

J 11J 11

переводит счетчик 2 в нулевое состо ние . На. первом выходе дешифратора 9 по вл етс положительный перепад напр жени , которым запускаетс одновибратор 10. На выходе одновибратора 10 формируетс короткий импульс, которым сбрасываютс в нулевое состо ние регистры 3 и 4 и триггеры 11 - 11.i Таким образом, устройство переходит к исходное состо ние и начинаетс новый период генерировани базисных функций.sets counter 2 to zero. On. The first output of the decoder 9 produces a positive voltage drop, which triggers the one-shot 10. At the output of the one-shot 10, a short pulse is generated, which registers 3 and 4 and triggers 11 - 11.i are reset to the zero state and starts a new period for generating basic functions.

Перестройка генератора на заданное число функций (п) достигаетс прос.ть1м изменением коэффициента счета счетчика 2 с использованием необходимого числа вьгходов.Rebuilding a generator for a given number of functions (n) is achieved by simply changing the counting coefficient of counter 2 using the required number of inputs.

76217621

Технико-экономические преимущества предлагаемого устройства заключаютс в возможности генерировани системы ортогональных базисных 5 функций с произвольным периодом t1 (П,любое натуральное число, п 2, 3,.,..).The technical and economic advantages of the proposed device consist in the possibility of generating a system of orthogonal basic 5 functions with an arbitrary period t1 (P, any natural number, n 2, 3, ...).

Тем самым достигаетс расширение функциональных возможностей устройст0 ва, а также повышаетс точность решени задач .обобщенного спектрального анализа и синтеза путем лучшего согласовани длины периода обрабатываемого сигнала с длиной периода базисных функций и предстарлени сигнала малым числом коэффициентов преобразовани по системе базисных функций .Thereby, the functionality of the device is expanded, and the accuracy of problem solving of the generalized spectral analysis and synthesis is improved by better matching the period of the processed signal with the length of the period of basic functions and the presentation of the signal with a small number of conversion factors according to the system of basic functions.

Claims

ГЕНЕРАТОР ДИСКРЕТНЫХ БАЗИСНЫХ ФУНКЦИЙ, содержащий генератор тактов, выход которого соединен со входом счетчика, (П- 1) коммутаторов и η нормирующих элементов ( И число генерируемых функций), отличающийся тем, что, с целью расширения функциональных возможностей генератора путем обеспечения возможности настройки на заданное число базисных функций, введены два регистра, сумматор, два цифроаналоговых преобразователя, блок инвертирования, дешифратор, одновибратор и (Π - 1) триггеров, причем выход генератора тактов соединен с тактовыми входами регистров, выход первого регистра подключен к информационному входу второго регистра, к первому информационному входу сумматора и к входу первого цифроаналогового преобразователя, выход второго регистра подключен к второму информационному входу сумматора, выход сум матора подключен к информационному входу первого регистра и к входу второго цифроаналогового преобразовате ля, выход счетчика подключен к входу дешифратора, первый выход дешиф ратора подключен к входу переноса сумматора и к входу одновибратора, выход одновибратора подключен к входам установки в 0 регистров и триггеров, выход первого цифроаналогового преобразователя подключен к входу блока инвертирования, выход второго цифроаналогового преобразователя и выход блока инвертирования подключены соответственно к первым и вторым информационным входам всех коммутато- § ров, первый и второй управляющие вхо- Iды ΐ -го £ i = 1 - (и - 1)] коммута- К тора подключены соответственно к ин- IZ версному выходу i -го триггера и к () + 1)-му выходу’дешифратора, соеди- а ненному с входом установки в 1 ·)-го . триггера, третий управляющий вход ι-го коммутатора, кроме ( п'- 1)-го коммутатора, подключен к прямому выходу (i + 1)-го триггера, третьи информационные входы всех коммутаторов, а также третий управляющий вход ( И - 1) го коммутатора подключены к входу нулевого потенциала генератора, выход Ϊ -го коммутатора подключен к входу 1 -го нормирующего элемента, выход второго цифроаналогового преобразователя подключен к входу П -го нормирующего элемента, выходы нормирующих элементов являются выходами генерато1117621 ра.A DISCRETE BASIC FUNCTION GENERATOR, comprising a clock generator, the output of which is connected to the counter input, (П-1) switches and η normalizing elements (AND the number of generated functions), characterized in that, in order to expand the generator's functionality by providing the possibility of tuning to a given the number of basic functions, two registers, an adder, two digital-to-analog converters, an inversion unit, a decoder, a one-shot and (Π - 1) triggers are introduced, and the output of the clock generator is connected to the clock inputs p registers, the output of the first register is connected to the information input of the second register, to the first information input of the adder and to the input of the first digital-to-analog converter, the output of the second register is connected to the second information input of the adder, the output of the adder is connected to the information input of the first register and to the input of the second digital-to-analog converter , the counter output is connected to the input of the decoder, the first output of the decoder is connected to the transfer input of the adder and to the input of the one-shot, the output of the single-shot is connected it is connected to the inputs of the setup in 0 registers and triggers, the output of the first digital-to-analog converter is connected to the input of the invert unit, the output of the second digital-to-analog converter and the output of the invert unit are connected respectively to the first and second information inputs of all switches, the first and second control inputs I -th £ i = 1 - (and - 1)] switch- To the torus are connected respectively to the in-IZ version output of the i-th trigger and to the () + 1) -th output of the decryptor connected to the installation input in 1st trigger, the third control input of the ι-th switch, in addition to the (n'-1) th switch, is connected to the direct output of the (i + 1) -th trigger, the third information inputs of all switches, as well as the third control input (And - 1) of the first switch are connected to the input of the generator zero potential, the output of the Ϊ-th switch is connected to the input of the 1st normalizing element, the output of the second digital-to-analog converter is connected to the input of the nth normalizing element, the outputs of the normalizing elements are outputs of the generator 1117621 ra.

>>