SU1111202A1 - Буферное запоминающее устройство - Google Patents

Abstract

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО , содержащее накопитель, одни входы и выходы которого  вл ютс  соответственно информационными входами и выходами устройства, другие входы накопител  подключены к выходам коммутатора, одни информационные входы коммутатора подключены к выходам первого счетчика, другие входы коммутатора подключены к эыходам второго счетчика, управл ющий вход коммутатора подключен к одному выходу первого триггера, второй дешифратор, отличающеес  тем, что, с целью расширени  области применени  устройства за счет возможности попеременной записи и считывани  информации, оно содержит реверсивный счетчик, второй триггер и элементы И, выход первого из которых подключен к первому входу первого триггера, другой выход которого  вл етс  первым управл ющим выходсгм устройства, выход второго элемента И подключен к первс у входу триггера, один выход которого подключен к. входу первого счетчика, jc первому входу реверсивного счетчика-и первому входу первого элемента И, второй вход которого  вл етс  первым управл ющим входом устройства, другой выход второго триггера  вл етс  вторым управл ющим выходом устройства, другой выход первого триггера подключен к входу второго счетчика, к второму входу реверсивного счетчика, j и первому входу второго элемента И, второй вход  вл етс  вторым управл ювщм входом устройства, третий вход второго элемента И подключен к выходу второго дешифратора, входы которого подключены к выходам реверсивного счетчика, второй вход первоК ) го триггера подключен к второму вхор ду второго триггера и  вл етс  третым управл ющим входом ycfpoйSD ства.

Description

Изобретение относитс  к вычислительной технике и может быть исполь зовано в качестве запоминающего уст ройства при обработке информации в пор дке ее поступлени  от абонентрв , например в ЭВМ при выполнении функций обслуживани  большого числа периферийных устройств или в мульти плексорах передачи данных дл  накоп лени  дискретной информации, поступающей из каналов св зи. Известно буферное запоминающее устройство (БЗУ), содержащее накопитель , счетчики, коммутатор, регис ры, блоки элементов И, дешифратор и блок управлени  ij . Устройство позвол ет осуществл т попеременно запись и считывание дан ных . Недостатком известного устройств  вл етс  его малое быстродействие, определ емое временной диаграммой управл ющих импульсов, формируемых блоком управлени . Наиболее близким по технической сущности к изобретению  вл етс  буферное запоминающее устройство, содержащее накопитель, одни входы кот рого соединены с выходами первого д шифратора, входы .которого подключены к выходам коммутатора, первые входы которого соединены с выходами первого счетчика, выходы второго счетчика соединены с соответствующим вторыми входами коммутатора, к третьему входу которого подключен выход триггера разрешени  записи. Кро ме того, данное БЗУ содержит второй дешифратор, третий счетчик, блоки формировани  зоны записи, вьгработки кадрового импульса и блок управлени  Г| . Недостатком этого устройства  вл  етс  узка  область применени , так как во врем  записи информаци  в БЗУ триггер разрешени  записи блокирует коммутатор устройства и на всем прот жении времени записи очередной зоны записи нельз  производить считывание информации с БЗУ. При этом обработка информации в последующих устройствах, подключенных к выходу БЗУ, задерживаетс  на врем  записи. В свою очередь, во врем  считывани  информации из БЗУ нельз  производить в него запись, пока не произойдет считывание всего объема пам ти накопител  БЗУ. Кроме того, блокировка коммутатора триггером разрешени  записи на врем  записи в .БЗУ всей зоны записи требует применени  накопител , объем которого равен количеству информационных слов зоны считывани . Целью изобретени   вл етс  расширение области применени  устройства за счет возможности попеременной записи и считывани  информации. Поставленна  цель достигаетс  тем, что буферное запоминающее устройство , содержащее накопитель, одн1и входы и выходы которого  вл ютс  соответственно информационными входами и выходами устройства, другие входы накопител  подключены к выходам первого дешифратора, входы которого подключены к выходам коммутатора , одни информационные входы коммутатора подключены к выходам первого счетчика, другие входы коммутатора подключены к выходам второго счетчика , управл ющий вход коммутатора подключен к одному выходу первого триггера, второй дешифратор содержит также реверсивный счетчик, второй триггер и элементы И, выход первого из которых подключен к первому входу первого триггера, другой выход которого  вл етс  первым управл ющим выходом устройства, выход второго элемента И подключен к первому входу второго триггера, один выход которого подключен к входу первого счетчика, к первому входу реверсивного счетчика и к первому входу первого элемента И, второй вход которого  вл етс  первым управл ющим входом устройства, другой выход второго триггера  вл етс  вторым управл ющим выходом устройства, другой выход первого триггера подключен к входу второго счетчика, к второму входу реверсивного счетчика и к первому входу второго элемента И, второй вход которого  вл етс  вторым управл ющим входом устройства, третий вход второго элемента И подключен к вьпсоду второго дешифратора, входы которого подключены к выходам реверсивного счетчика, второй вход первого триггера подключен к второму входу второго триггера и  вл етс  третьим управл ющим входом устройства. На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг.2 временные диаграммы работы БЗУ; на иг. 3 - таблица состо ний счетчиков БЗУ во врем  его работы. Буферное запоминающее устройство содержит накопитель 1, дешифратор 2, коммутатор 3, счетчики 4 и 5, дешифратор 6, триггер 7, реверсивный счетчик 8, триггер 9, элементы И 10 и 11, управл ющие входы 12, 13 и 14, а также выходы 15 и 16. Устройство работает следующим образом. В исходном состо нии счетчики 4, 5, 8 и триггеры 7 и 9 сброшены. Процесс записи и считывани  в БЗУ синхронизируетс  тактовым сигналом F , поступаюшлм в БЗУ со входа 14 с периодом повторени  импульсов Т (фиг. 2а), равным длительности време ни обращени  к накопителю 1. Запись информации в устройство производитс  со средней частотой при поступлеНИИ импульсов единичного уровн  (фиг. 2J) со входа 12 записи, считывание информации из БЗУ выполн етс  с частотой F при поступлении импуль сов единичного уровн  (фиг. 2) со входа 13 считывани . При сбросе счет чика 8 дешифратор 6 формирует сигнал нулевого уровн  (фиг. 2е), запрещающий прохождение сигнала считывани  со входа 13 через элемент И 11 на вход триггера 9 разрешени  считывани . На выходе 16 БЗУ при этом форми руетс  нулевой потенциал (фиг. 2дфрагмент 1) при любом состо нии сигнала на входе 13 (фиг. 2), запрещаю щий считывание информации с БЗУ. Счетчик 5 формирует текущий адрес  чейки накопител  1, по которому пр изводитс  запись очередного информа ционного слова, счетчик 4 - адрес (фиг. 23), по которому происходит считывание очередного слова информа ции, а реверсивный счетчик 8 содерж информацию (фиг. 2 (i) о количестве информадаонных слов, наход пщхс  в накопителе 1 . В процессе работы БЗУ на входы 1 и 13 может поступать а)только импульс записи, при ко тором выполн етс  цикл записи; б)только импульс считывани , пр котором выполн етс  считывани  в)одновременно импульс записи и считывани , когда выполн етс  цикл записи и считывани ; отдельные цикл записи и считывани  информационных слов могут чередоватьс  в произволь ном пор дке. В случае (а) при поступлении очередного импульса записи (момент времени на фиг. 2) на вход 12 он проходит через разблокированный элемент И 10 на вход триггера 7. Передний фронт импульса синхронизации устанавливает триггер 7 разрешени  записи в единичное состо ние (фиг.2г.) При этом нулевой потенциал с инверсного выхода триггера 7 поступает на управл ющий вход коммутатора 3 ,и разрешает прохождение текущего адреса с .выхода счетчика 5 на вход дешифратора 2. В момент возникновени  сигнала единичного уровн  на выходе 15 происходит запись информационного слова по адресу, котор,ый находитс  в счетчике 5 (фиг. 2ж). Дл  запрета цикла считывани  во врем  выполнени  цикла записи нулевой потенциал с инверсного выхода триггера 7 поступает на второй вход элемента И 11 и блокирует его. После записи очередного информационного слова источник информации (не показан ) переводит сигнал на входе 12 в нулевое состо ние и триггер 7 в момент поступлени  переднего фронта очередного импульса синхронизации переходит в нулевое состо ние. При этом на инверсном выходе триггера 7 формируетс  единичный потенциал, который поступает на входы счетчиков 5 и 8 и увеличивает их состо ние на единицу (фиг. 2,и). Кроме того, единичный потенциал с выхода триггера 7 разблокировывает элемент И 11 и переключает коммутатор 3, в результате чего на вход дешифратора 2 поступает адрес с выхода счетчика 4. После записи первого информационного слова в БЗУ на выходе дешифратора 6 формируетс  единичный потенциал (фиг. 2е) и разблокировывает элемент И 11, разреша  тем самым прохождение сигнала считывани  со входа 13 на вход триггера 9. В случае (б) при поступлении очередного импульса считывани  (момент времени К на фиг. 2fc) на вход 13 он проходит через разблокированный элемент И 11 на вход триггера 9. Задний фронт импульса синхронизации устанавливает триггер 9 в единичное состо ние (фиг. 26). При этом нулевой потенциал с инверсного выхода триггера 9 поступает на вход элемента И 10 и блокирует его. Кроме того. $11 единичный потенциал, поступаюпщйг с инверсного плеча триггера 7 на вхо коммутататора 3, разрешает прохождение сигнала с выхода счетчика 4 через коммутатор 3 на входы дешифра .тора 2 в виде текущего адреса (фиг. 2, 3), по которому происходит считывание информационногр слова из БЗУ. . Считывание информации из БЗУ производитс  в момент времени, когда на выходе 16 формируетс  единичный потенциал разрешени  считывани  (фиг. 2э). После этого получатель . информации переводит считывани  на ёходе 13 в нулевое состо ние и триггер 9 устанавливаетс  в нулевое состо ние в момент возникновени  заднего фронта очередного импульса синхронизации на входе 13. При этом формируетс  единичный потенциал на инверсном выходе триггера 9, который приводит к разблокиро ке элемента И 10, увеличивает содер жимое счетчика 4 на единицу (фиг.23 и уменьшает на единицу содержимое счетчика 8 (фиг, 2и). Если в процессе считывани  вычитание очередной единицы из состо ни  счетчика 8 приводит к обнулению его содержимого, то на выходе дешифратора 6 формируетс  нулевой потенщ1ал (момент времени(й)на фиг. 26), блоки ру(ощий дальнейшее считывание информации из ВЗУ. Это свидетельствует, что количество считанных информацион ных слов стало равным количеству записанных перед этим слов информации в БЗУ. В случае (в), при одновременном поступлении импульсов записи и считы вани  на входы 12 и 13 БЗУ, очередность выполнени  циклов записи и счи тывани  регулируетс  сигналом синхронизации . При возникновении заднего фронта сигнала синхронизации на входе 14 он устанавливает в единично состо ние первьй триггер 9 (момент времени Л на фиг. 2а,А) и далее цикл считывани  выполн етс  аналогично сл чаю (б). В процессе выполнени  цикла считывани  нулевой потенциал с инвер ного выхода триггера 9 блокирует эле мент И 10 и триггер 7 продолжает оставатьс  в нулевом состо нии до завершени  цикла считывани . После окончани  считывани  из БЗУ триггер переходит в нулевое состо ние и единичный потенциал с его инверсного выхода поступает на вход элемента И 10 и разблокировьшает его. Единичный потенциал записи со входа 12 через разблокированный злемент И 10 поступает на вход триггера 7 и далее цикл записи выполн етс  аналогично случаю (а). При этом цикл записи задерживаетс  максимум на величину . . Если в случае (в) на входе 14 син хронизации первым возникает передний фронт импульса Т., то первым в еди ничное состо ние устанавливаетс  триггер 7 (момент времени м на фиг.2) и выполн етс  цикл записи аналогично случаю (а). В цикле записи нулевой потенциал с инверсного выхода триггера 7 поступает на вход элемента И 11 и блокирует его. При этом триггер 9 продолжает оставатьс  в нулевом состо нии до окончани  ,цикла записи, поскольку элемент И 11 блокирует прохождение сигнала считывани  на вход триггера 9. После завершени  цикла записи в БЗУ триггер 7 переходит в нулевое состо ние и единичный потенциал с его инверсного выхода поступает на вход элемента И 11 и разблокировьшает его. Единичньш потенциал считывани  через разблокированный элемент И 11 поступает со входа 13 на вход триггера 9 и далее цикл считьюани  выполн етс  аналогично случаю (б). При этом длительность цикла считывани  увеличиваетс  максимум на величину IAH Т,. Функционирование счетчиков устройства , формирукйцих текущее значение адресов записи и считывани  в процессе работы БЗУ, а также состо ние реверсивного счетчика 8 представлены на фиг. 3. Здесь дл  примера показана запись последовательности информационных слов: А,В,Г,Д,Е,Ж,3,, которые записываютс  в накопитель 1 в пор дке возрастани  счетчика 5. При считывании информации из БЗУ текущий адрес формирует счетчик 4. Состо ни  последнего всегда повтор ют состо ни  счетчика 5 (фиг. 3), в результате чего на выходе БЗУ считываетс  така  же последовательность информационных слов: А,В,Г, , причем в процессе работы счетчики 4,5 могут периодически переполн тьс , не наруша  правильной работы БЗУ. Коэффициенты пересчета счетчиков 4, 5 и 8 равны между собой и соответственно равны объему накопител  1.

7 11112028

Таким образом, процесс считывани (фиг. 28) и выполн ютс  со скоростью

из БЗУ вцполн етс  в пор дке поступ-обработки информации потребителем в .

пени  информации в БЗУ от абонентов-произ-вольные моменты времени,При этом

источников. Отдельные циклы считыва-предлагаемое устройство позвол ет прони  информационных слов могут следо-5 изводить запись и считывание информации

вать i произвольные моменты временив пор дке ее поступлени  от абонентов.

Входна  инфор почи 

JS

BbixoSHOU инфор наци 

tPut. f

f1

Л

(риг, 2

Claims (1)

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, одни входы и выходы которого являются соответственно информационными входами и выходами устройства, другие входы накопителя подключены к выходам коммутатора, одни информационные входы коммутатора подключены к выходам первого счетчика, другие входы коммутатора подключены к цыходамвторого счетчика, управляющий вход коммутатора подключен к одному выходу первого триггера, второй дешифратор, отличающееся тем, что, с целью расширения области применения устройства за счет возможности попеременной записи и считывания информации, оно содержит реверсивный счетчик, второй триггер и элементы И, выход первого из которых подключей к первому входу первого триггера, другой выход которого является первым управляющим выходом устройства,· выход второго элемента И подключен к первому входу второго триггера, один выход которого подключен к. входу первого счетчика, ж первому входу реверсивного счетчика.и первому входу первого элемента И, второй вход которого является первым управляющим входом устройства, другой выход второго триггера является вторым управляющим выходом устройства, другой выход первого триггера подключен к входу второго счетчика, к второму входу реверсивного счетчика и первому входу второго элемента И, второй вход которого является вторым управляющим входом устройства, третий вход второго элемента И подключен к выходу второго дешифратора, входы которого подключены к выходам реверсивного счетчика, второй вход первого триггера подключен к второму входу второго триггера и является третьим управляющим входом устройства.