SU1083330A1 - Frequency multiplier - Google Patents

Abstract

УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий последовательно соединенные входной формирователь импульсов, счетный триггер, одновибратор и Ц-триггер, инверсный и пр мой выходы которого подключены к первым входам соответственно первого и второго элементов И, а также последовательно соединенные интегратор-, управл емый генератор и дeлитeJ ь частоты, выход которого подключен к входу синхронизации D -триггера, при этом пр мой и инверсный выходы счетного триггера подключены к вторым входам соответственно первого и второго элементов И, отличающийс  тем, что, с целью повышени  точности умножени  частоты при одновременном упрощении умножител  частоты, между выходами первого и второго элементов И и входом интегратора введен операционный усилитель, а выход одновибратора подключен к синхрониэирующим входам . делител  частоты и управл емого генератора, (/) при этом -вход D-триггера  вл етс  входом логическа  1. 00 со со соMULTIPLACEER OF FREQUENCY, containing serially connected input pulse shaper, counting trigger, one-shot and C-flip-flop, inverse and direct outputs of which are connected to the first inputs of the first and second And elements, as well as series-connected integrator-, controlled oscillator and frequency division The output of which is connected to the synchronization input of the D-trigger, while the direct and inverse outputs of the counting trigger are connected to the second inputs of the first and second And elements, respectively, differing so that, in order to increase the frequency multiplication accuracy while simplifying the frequency multiplier, an operational amplifier is inserted between the outputs of the first and second elements AND and the integrator's input, and the output of the one-oscillator is connected to the synchronizing inputs. a frequency divider and a controlled oscillator, (/) with this, the input of the D-flip-flop is the input of logical 1. 00 with co with

Description

Изобретение относитс  к радиотехнике и может быть использовано в измерительно-пр.еобразовательньк устг ройствах.The invention relates to radio engineering and can be used in measuring and educational devices.

Известен умножитель частоты, содержащий входной формирователь импульсов , триггер, элемент И, опорный генератор, три счетчика, блок пам ти, блок сравнени , инвертор, буферны блок и блок вычитани  частоты .1 J.A frequency multiplier is known, comprising an input pulse shaper, a trigger, an And element, a reference oscillator, three counters, a memory unit, a comparison unit, an inverter, a buffer unit, and a frequency subtraction unit .1 J.

Недостатком данного умножител  частоты  вл етс  его сложность и недостаточно высока  точность работы .The disadvantage of this frequency multiplier is its complexity and the accuracy of the work is not high enough.

Наиболее близким по технической сущности к предлагаемому  вл етс  умножитель частоты, содержащий последовательно соединенные входной формирователь импульсов, счетный триггер, одновибратор и D -триггер, инверсньй и пр мой выходы которого подключены к первым входам соответственно .первого и второго элементов И, а также последовательно соединенные интегратор, управл емый генератор и делитель частоты, выход которого подключен к входу синхронизации D -триггера, при этом пр мой и инверсный выходы счетного триггера подключены к вторым входам первого и второго элементов И, соответственно , а также два источника тока и два ключа (,2-1.The closest in technical essence to the present invention is a frequency multiplier comprising a serially connected input pulse shaper, a counting trigger, a one-shot and a D-trigger, the inverse and direct outputs of which are connected to the first inputs of the first and second elements, respectively, and also serially connected an integrator, a controlled oscillator and a frequency divider, the output of which is connected to the synchronization input of the D-trigger, while the direct and inverse outputs of the counting trigger are connected to the second input I will give the first and second elements And, respectively, as well as two current sources and two keys (, 2-1.

Недостатком известного з ножител  частоты  вл етс  то, что цикл работы этого устройства равен двум периодам входного сигнала, при этом импульсы с з равл емого генератора на делитель частоты поступают через период входного сигнала, что не позвол ет использовать выход делител  частоты в качестве задатчика линейно-измен ющегос  кода, а наличие источников тока и ключей усложн ет устройство . Другим недостатком устройства  вл етс  низка  точность умножени  частоты, обусловленна  отсутствием синхронизации делител  частоты и управл емого генератора от входного сигнала.A disadvantage of the known frequency knob is that the cycle of operation of this device is equal to two periods of the input signal, while the pulses from the oscillator to the frequency divider arrive through the period of the input signal, which does not allow to use the output of the frequency divider changing code, and the presence of current sources and keys complicates the device. Another disadvantage of the device is the low frequency multiplication accuracy due to the lack of synchronization of the frequency divider and the controlled oscillator from the input signal.

Цель изобретени  - повышение точности умножени  частоты при одноврё менном упрощении умножител  частоты.The purpose of the invention is to improve the frequency multiplication accuracy while simultaneously simplifying the frequency multiplier.

Поставленна  цель достигаетс  reji, что в умножитель частоты, содержащий последовательно соединенные входной формирователь импульсов, счетный триггер, одновибратор иThe goal is achieved by reji, which is a frequency multiplier containing serially connected input pulse shaper, a counting trigger, a one-shot and

Ц-триггер, инверсный и пр мой выходы которого подключены к первым входам соответственно первого и второго элементов И,а также последовательно , соединенные интегратор, управл юе,мый генератор и делитель частоты, выход которого подключен к вх)ду синхронизации Г -триггера, при этом пр мой и инверсный выходы счетного тригге0 ра подключены к вторым входам соответственно первого и второго элементов И, между выходами первого и второго элементов И и входом интегратора введен операционный усили5 тель, а выход одновибратора подклю чен к синхронизирующим входам делител  частоты и управл емого генератора , при этом о-вход J)-триггера  вл етс  входбм логическа  1.A flip-flop, the inverse and direct outputs of which are connected to the first inputs of the first and second elements AND, as well as in series, connected by an integrator, a control generator, and a frequency divider, the output of which is connected to the input trigger synchronization of the T-trigger, In this case, the direct and inverse outputs of the counting trigger are connected to the second inputs of the first and second And elements, respectively, an operational amplifier is inserted between the outputs of the first and second And elements and the integrator input, and the one-shot output is connected to the sync These inputs are a frequency divider and a controlled oscillator, and the o input of the J) trigger is a logic 1 input.

0 На чертеже представлена структурна  электрическа  схема умножител  частоты.0 The drawing shows a structural electrical frequency multiplier circuit.

Умножитель частоты содержит входной формирователь 1 импульсов, счет5 ный триггер 2, одновибратор 3,The frequency multiplier contains an input driver 1 pulses, counting trigger 2, one-shot 3,

D-триггер 4, первый и второй элементы И 5 и 6, интегратор 7, управл емый генератор 8, делитель 9 частоты и операционный усилитель 10.D-flip-flop 4, the first and second elements And 5 and 6, the integrator 7, a controlled oscillator 8, a frequency divider 9 and an operational amplifier 10.

- Умножитель частоты работает следующим образом.- The frequency multiplier works as follows.

Входной сигнал, поступа  черезвходной формирователь 1, устанавливает счетньй триггер 2 в состо ние, соответствующее логическому нулю.The input signal arriving through the input driver 1 sets the trigger 2 to the state corresponding to a logic zero.

Одновременно одновибратор 3 формирует узкий синхронизирующий импульс, устанавливающий -D -триггер 4 и делитель 9 частоты в состо ние, соотнулю , а At the same time, the one-shot 3 produces a narrow clock pulse, setting the -D-trigger 4 and the divider 9 to the state, correlating, and

ветствующее логич.ескомуcorresponding logical

управл юе.1ый генератор 8 в исходное состо ние, при котором, например, его конденсатор разр жен. По окончании синхронизирующего импульса управл емый генератор 8 начинает The first generator 8 is in its initial state, in which, for example, its capacitor is discharged. At the end of the synchronizing pulse, the controlled generator 8 starts

5 вырабатывать импульсы высокой частоты , завис щей от управл ющего напр жени  на выходе интегратора 7. Делитель 9 частоты начинает подсчет импульсов управл емого генератора 9.5 generate high frequency pulses depending on the control voltage at the output of the integrator 7. The frequency divider 9 starts counting the pulses of the controlled oscillator 9.

0 После подсчета числа импульсов, заданного структурой делител  9 частоты, его выходной импульс устанавливает ) -триггер в состо ние логической единицы. Счет импульсов0 After counting the number of pulses given by the structure of the frequency divider 9, its output pulse sets the trigger to the state of logical one. Pulse count

5 делител  9 частоты продолжаетс ,5 frequency divider 9 continues,

т.е. в делителе 9 частоты непрерывно имеетс  измен ющийс  код. Если коэффициент умножени  устройстваthose. In the frequency divider 9, a variable code is continuously present. If the device multiplication factor

3131

меньше заданной величины, определ емой структурой делител  9 частоты, то врем , в течение которого D ттриг гер 4 в состо нии, соответствующем логическому нулю, больше , чем врем , в течение которого счетньй триггер 2 находитс  в состо нии логического нул  (определ емого периодом входного сигнала), и наоборот. Сигналы с обоих триггеров (2 и 4) поступают на элементы И 5 и 6. При этом, если со счетного триггера 2 на элемент И 5 поступает пр мой сигнал, то с D -триггера 4 - инверсный. Аналогично поступают сигналы на элемент И 6. При совпадении во времени сигналов логической единицы на входах элементов И 5 или 6, что возможно лишь при отличии коэффициента умножени  от заданного, определ емого, например , числом разр дов делител  9 частоты , на выходе элемента И 5 или 6 по витс  импульс длительностью, равной разности между периодом входного сигнала с периодом формируемого делителем 9 частоты сигнала. Этот импульс, йоступа  на пр мой или инвертирующий вход операционного усилител  10, а затем в соответствую щей пол рности на вход интегратора 7, измен ет его выходное напр жение , что приводит к изменению частоты генерируемых импульсов таким образом, чтобы свести к нулю разность между периодом формируемого сигнала и периодом входного сигнала.less than a given value, determined by the structure of the divider frequency 9, the time during which D ttrigger 4 in the state corresponding to a logical zero is longer than the time during which countable trigger 2 is in the state of logical zero (determined by the period input signal), and vice versa. The signals from both triggers (2 and 4) are sent to And 5 and 6 elements. At the same time, if from the counting trigger 2 to the And 5 element comes a direct signal, then from the D-trigger 4 is inverse. Similarly, signals are received at the element 6. If the signals of the logical unit coincide at the inputs of the elements 5 and 6, which is possible only if the multiplication factor differs from the specified frequency, for example, the number of bits of the frequency divider 9, at the output of the element 5 or 6 turns of a pulse with a duration equal to the difference between the period of the input signal with the period of the signal frequency generated by the divider 9. This pulse, delivered to the direct or inverting input of the operational amplifier 10, and then in the corresponding polarity to the input of the integrator 7, changes its output voltage, which leads to a change in the frequency of the generated pulses so as to reduce to zero the difference between the period generated signal and the period of the input signal.

Спуст  два периода входного сигнала после формировани  первого синхроимпульса одновибратором 3 формируетс  второй синхроимпульс, после чего процесс повтор етс . Таким обра833304After two periods of the input signal after the formation of the first clock pulse with the single vibrator 3 a second clock pulse is formed, after which the process is repeated. Thus, 833304

зон осуществл етс  автоматическа  подстройка частоты управл емого генератора 8, при этом коэффициент умножени  определ етс  числом раз5 р дов делител  9 частоты.zones, the frequency of the controlled oscillator 8 is automatically adjusted, and the multiplication factor is determined by the number of times of the divider 9 frequency.

Повышение точности умножени  частоты в предлагаемом умножителе частоты достигаетс  за счет периодической принудительной синхронизации де10 лител  частоты и управл емого генератора . Сохранение высокой точности умножени  частоты может достигатьс , например, и при входных сигналах произвольной формы (т.е. при нали )5 чии помех, дребезга и т.д.), если во входном формирователе импульсов использовать фильтрующие, усиливающие и ограничивающие входной сигнал элементы.An increase in the frequency multiplication accuracy in the proposed frequency multiplier is achieved by periodically forcing synchronization of the frequency splitter and the controlled oscillator. High precision of frequency multiplication can be achieved, for example, even with arbitrary input signals (i.e., there were 5 interferences, bounce, etc.) if the input filtering and limiting elements of the input signal are used in the input pulse shaper. .

Упрощение умножител  частоты достигаетс  за: счет введени  в него операционного усилител , что позвол ет исключить из устройства два источника тока и два управл емых ключа. .Simplification of the frequency multiplier is achieved by: inserting an op amp into it, which eliminates two current sources and two controllable keys from the device. .

Технико-экономический эффект от использовани  предлагаемого устройства заключаетс  в том, что ошибки формируемого делителем частоты периода сигнала по отношению к периоду входного сигнала не превьш1ает 0,1% и в установившемс  режиме стремитс  к нулю. Величина ошибки не зависит от параметров входного сигнала , т.е. от его формы, амплитуды, наличи  помех, дребезга и т.д. Эксперименты подтвердили посто нное наличие в делителе частоты линейно измен ющегос  кода, который используетс  в других устройствах системы управлени , что позвол ет расширить функциональные вЬзможности устройства.The technical and economic effect of using the proposed device is that the error of the signal period generated by the frequency divider relative to the input signal period does not exceed 0.1% and in the steady state tends to zero. The magnitude of the error does not depend on the parameters of the input signal, i.e. on its shape, amplitude, interference, bounce, etc. Experiments confirmed the constant presence in the frequency divider of linearly varying code that is used in other devices of the control system, which allows expanding the functional capabilities of the device.

Claims (1)

УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий последовательно соединенные входной формирователь импульсов, счетный триггер, одновибратор и D-триггер, инверсный и прямой выходы которого подключены к первым вхо- . дам соответственно первого и второго элементов И, а также последователь- но соединенные интегратор·, управляемый генератор и делитесь частоты, выход которого подключен к входу синхронизации D -триггера, при этом прямой и инверсный выходы счетного триггера подключены к вторым входам соответственно первого и второго элементов И, отличающийся тем, что, с целью повышения точности умножения частоты при одновременном упрощении умножителя частоты, между выходами первого и второго элементов И и входом интегратора введен операционный усилитель, а выход одновибратора подключен к синхронизирующим входам : делителя частоты и управляемого генератора, при этом ф -вход D-триггера является входом логическая ”1”.A FREQUENCY MULTIPLIER, containing a serially connected input pulse shaper, a counting trigger, a single-shot and a D-trigger, the inverse and direct outputs of which are connected to the first inputs. I will give respectively the first and second elements of And, as well as sequentially connected integrator And, characterized in that, in order to increase the accuracy of frequency multiplication while simplifying the frequency multiplier, an operational amplifier is introduced between the outputs of the first and second AND elements and the integrator input, and the output of the one-shot is connected to the synchronizing inputs: a frequency divider and a controlled generator, while the f-input of the D-trigger is a logical input “1”. SU „„ 1083330SU „„ 1083330